基于数据保持电压的低功耗SRAM设计

论文摘要

静态随机存储器(SRAM)因其快速存取,高可靠性及其与逻辑电路的兼容性在目前的系统级芯片(SOC)中占据了非常重要的位置。随着工艺的不断进步,SRAM的面积及功耗在SOC设备中所占的比例变得越来越大。因此,高速低功耗SRAM设计已经引起了广泛的关注。当工艺尺寸降低至90nm以后,漏电流急剧增大,静态功耗成为总功耗中相当大的一部分。本文分析比较了目前业界常用的几种降低SRAM漏电流的方法,并在此基础上提出了基于数据保持电压(DRV)的低功耗SRAM设计。DRV是指空闲状态下存储器中保持数据的最小电压,将电源电压降低至DRV不仅可以有效地降低漏电流还可以保证数据的稳定性。为了避免由防护电压引起的功耗损失,本文提出了一种用于监测SRAM存储阵列中DRV的反馈系统,尽可能地逼近SRAM的实际失效电压,最大程度地降低静态功耗。它采用与SRAM存储单元相同的模拟单元,通过模拟其数据翻转特性得到对应的电源电压。根据DRV与衬底偏压及源极电压之间的关系,我们增加了控制选项以调节DRV分布,从而可以在漏电流功耗与系统的可靠性之间进行折中选择。将该反馈系统应用于一个容量为512Kb的SRAM,该SRAM通过X、Y、Z译码电路将存储阵列进行分块布局,并结合层次化字线与位线技术降低其动态功耗。电压选择电路在bank级层次上实现,它可以将多数未选中的存储单元转入低功耗模式以降低漏电流。在UMC 55nm CMOS工艺基础上进行的仿真验证数据表明,相对于传统结构,该技术可以降低65.5%的漏电流,同时对数据的稳定性与器件的性能没有太大影响。

论文目录

• 中文摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景及意义
• 1.2 SRAM 概述
• 1.2.1 SRAM 结构
• 1.2.2 SRAM 存储单元操作
• 1.2.3 SRAM 功耗
• 1.3 论文主要工作
• 1.4 论文章节安排
• 第二章 低功耗SRAM 设计方案
• 2.1 漏电流分布
• 2.1.1 亚阈值漏电流
• 2.1.2 栅漏电流
• 2.1.3 结漏电流
• 2.2 低功耗SRAM 设计方案
• 2.2.1 衬底偏压结构
• 2.2.2 源极偏压结构
• 2.2.3 双电源电压结构
• 2.2.4 字线电压反偏结构
• 2.2.5 位线电压浮动结构
• 2.3 仿真数据对比分析
• 2.4 小结
• 第三章 基于DRV 的低功耗SRAM 设计
• 3.1 保持数据失效机制
• 3.2 数据保持电压（DRV）
• 3.2.1 衬底电压对DRV 的影响
• 3.2.2 源极电压对DRV 的影响
• 3.2.3 DRV 分布
• 3.3 用于监测DRV 的反馈系统
• 3.3.1 整体结构
• 3.3.2 模拟存储单元与多数表决器
• 3.3.3 端点电压控制选项
• 3.3.4 电压转换电路
• 3.3.5 上电启动电路
• 3.3.6 电路原理总结
• 3.4 DRV 反馈系统的应用
• 3.4.1 SRAM 结构划分
• 3.4.2 电压选择电路
• 3.4.3 外围电路
• 3.5 小结
• 第四章 系统仿真及结果分析
• 4.1 仿真流程及工具环境
• 4.2 仿真结果分析
• 4.2.1 漏电流
• 4.2.2 动态功耗
• 4.2.3 读写性能
• 4.3 版图设计
• 4.4 小结
• 第五章 总结与展望
• 5.1 总结
• 5.2 展望
• 参考文献
• 攻读学位期间发表的学术论文
• 致谢