FPGA可重构在高速串行系统中的应用研究

论文摘要

高速串行连接技术取代并行技术成为当前连接系统的主流解决方案,FPGA因其并行执行效率高、可用资源多、可重复编写以及成本较低等特性越来越多的出现在高速串行系统的解决方案中。高速串行系统有时因为资源要求过大、配置方式要求灵活性高以及成本要求严格等特性使得单片FPGA有时都无法满足系统的要求,因此减少资源利用率以及提高串行连接系统配置的灵活性成为高速串行系统在实现基本功能的前提下需要进一步深入考虑的问题。高速串行系统的搭建是建立在串行连接收发器(RocketIO)的基础上的,然后搭配相关的高速串行连接协议,协议需要完成收发器的初始化、通道绑定、编解码以及错误检测等功能,利用FPGA实现协议的好处就是电路实现相关功能的速度快,整个串行连接系统可以工作在一个较快的速度下。动态可重配置技术可以实现FPGA上部分资源的动态重新配置,在重新配置期间不会影响FPGA上其它部分电路的功能,而且由于它在实现的过程中将配置文件保存在外部的大容量的存储设备中,配置文件的大小不会受到特别大的限制,此外,同一时刻只有一个重构模块的功能在FPGA上实现,大大降低了FPGA硬件资源的占用率,节省了硬件成本。本文将Xilinx公司的基于FPGA的动态重构技术应用到高速串行连接系统中,并定量的分析采用动态重构与没有采用动态重构的系统能够实现的最大频率以及系统资源占用率的指标。本文首先探究串行连接系统的实现机理,设计一个可以用在串行连接系统中的点对点通信协议,在第三章中详细阐述各个模块的功能,并且使用Modelsim仿真以及ChipScope软件对设计好的协议进行验证,第四章中设计图像可重构高速串行系统证明协议的可用性,第五章设计基于非可重构技术实现同样功能的的对比实验,通过对比系统能够实现的最大频率以及资源占用率,探究一下动态重构技术用在高速串行系统中的优缺点。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 课题背景
• 1.2 课题研究的目标与意义
• 1.3 本论文的主要工作
• 1.4 论文的章节安排
• 2 Xilinx FPGA动态重构技术概述
• 2.1 Xilinx XC2VP30芯片内部资源
• 2.2 Xilinx FPGA动态重构实现原理
• 2.2.1 精简指令集微处理器硬核
• 2.2.2 内部配置访问端口
• 2.2.3 SystemACE解决方案
• 2.2.4 API接口函数介绍
• 2.3 开发环境介绍
• 2.3.1 硬件编程语言
• 2.3.2 硬件开发平台
• 2.3.3 软件开发平台
• 2.4 动态重构设计流程
• 2.5 本章小结
• 3 点对点串行连接协议的FPGA实现
• 3.1 高速串行连接收发器RocketIO
• 3.2 点对点通信协议的FPGA实现
• 3.2.1 初始化模块
• 3.2.2 "伪"编解码模块
• 3.2.3 错误检测模块
• 3.2.4 接口模块
• 3.3 点对点通信协议仿真及验证
• 3.3.1 点对点通信协议的Modelsim仿真
• 3.3.2 点对点通信协议的ChipScope验证
• 3.4 本章小结
• 4 图像可重构高速串行系统设计实现
• 4.1 图像可重构高速串行系统的硬件设计
• 4.1.1 时钟模块设计
• 4.1.2 VGA控制器模块设计
• 4.1.3 图像数据接口模块设计
• 4.1.4 FIFO模块设计
• 4.1.5 控制总线宏使能端EDK系统设计
• 4.2 图像可重构高速串行系统的软件设计
• 4.3 图像可重构高速串行系统的实验现象
• 4.4 本章小结
• 5 可重构与非可重构对比实验
• 5.1 对比实验介绍
• 5.2 对比实验工程设计
• 5.3 实验结果与分析
• 5.3.1 实验结果
• 5.3.2 实验结果分析与总结
• 5.4 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表学术论文情况
• 致谢