10位40MSPS流水线ADC的研究和实现

论文摘要

片上系统（SOC）需要在单个硅片上实现数模混和集成。与数字电路工艺兼容的、功耗面积等指标优化的高性能模数转换器（ADC）是SOC中非常重要的单元。因此,基于标准CMOS工艺,通过结构研究来提高速度和分辨率、优化功耗和面积等指标,是ADC的重要研究方向之一。本文研究和设计了一个运放共享式低功耗CMOS流水线ADC,该流水线ADC的关键模块包括采样保持电路、级间增益电路、子ADC、时钟产生电路和数字校正电路。综合考虑流水线ADC的性能要求和速度、功耗、面积。该流水线式ADC的采样保持电路采用Flip-around结构以减少功耗;前8级每级1.5位,最后一级为2位的并行flash ADC,并采用数字校正技术对级电路的误差进行校正,最终以达到10位的精度;为了达到系统低功耗的要求,该流水线ADC采用了运放共享技术和逐级缩小技术。在采样保持电路和级间增益放大电路中,采用增益提高型运算放大器,以保证开关电容电路处理信号的精度和速度。在比较器设计时,采用了前置放大器加动态锁存器的结构,达到了较快的速度,并减小了回程脉冲效应。在Cadence工作平台下,使用Spectre仿真器进行模拟验证,整个设计采用TSMC0.25um、1P5M、2.5V的电源电压的CMOS工艺。模拟仿真结果表明,ADC的模拟信号输入范围为0.75V～1.75V,分辨率为10位,采样速率达40MHz,功耗约为80mw,该流水线ADC的性能指标达到了设计要求。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 研究背景及其意义
• 1.2 国际国内研究状况和进展
• 1.3 论文内容安排
• 第二章 流水线ADC的基础理论和整体实现方案
• 2.1 模数转换器的性能参数
• 2.1.1 分辨率（Resolution）
• 2.1.2 转换时间和转换速率（Slewing time and Slewing rate）
• 2.1.3 非线性误差（Nonlinear Error）
• 2.1.4 信噪比SNR（Signal to Noise Ratio）
• 2.1.5 无杂散动态范围SFDR（Spurious Free Dynamic Range）
• 2.1.6 信噪失真比SNDR（Signal to Noise and Distortion Ratio）
• 2.1.7 有效位数ENOB（Effective Number of Bits）
• 2.2 流水线ADC的结构和工作原理
• 2.3 流水线AD的误差来源
• 2.3.1 热噪声误差
• 2.3.2 电荷注入和时钟馈通
• 2.3.3 比较器和运放失调
• 2.4 流水线级数与分辨率的优化
• 2.5 降低功耗的设计方法
• 2.5.1 逐级缩小技术
• 2.5.2 运放共享技术
• 2.6 小结
• 第三章 电路分析与设计
• 3.1 采样保持电路
• 3.1.1 底极板采样技术
• 3.1.2 采样保持电路的结构
• 3.1.3 采样保持电路电容大小的设计
• 3.1.4 采样电路开关的选择与设计
• 3.2 运放的选择和设计
• 3.2.1 运放性能的估算
• 3.2.2 增益增强型运放的原理和设计
• 3.3 采样保持电路的仿真
• 3.4 子转换级电路的设计
• 3.4.1 Sub ADC的分析和设计
• 3.4.2 比较器的分析与设计
• 3.4.3 Sub DAC的分析和设计
• 3.4.4 两倍级间增益电路的分析与设计
• 3.5 数字电路的设计
• 3.5.1 时钟产生电路的设计
• 3.5.2 数字校正电路的分析与设计
• 3.6 辅助电路的设计
• 3.6.1 偏置电流
• 3.6.2 参考电压转换与驱动
• 3.7 小结
• 第四章 结论
• 4.1 设计结果总结
• 4.2 设计展望
• 致谢
• 参考文献
• 研究成果
• 附录