基于余数系统的数字信号处理VLSI实现关键技术研究

论文摘要

随着现代通信和信号处理,特别是移动、机载、星载设备日益增加的复杂度对数字信号处理（Digital Signal Processing, DSP）芯片在速度和功耗上的要求越来越高。基于超大规模集成电路（Very Large Scale Integration, VLSI）技术的专用DSP芯片在完成复杂的信源编码、信道译码、解调、信号变换等高速信号处理中具有不可替代的地位,而处理速度和功耗的矛盾是VLSI设计中面临的重大问题,并行处理技术是有效的解决方式之一。余数系统（Residue Number System, RNS）是一个非权重并行数值表征系统,它以改善传统并行处理器中的单个处理单元的性能为目标。本文围绕RNS应用于DSP系统的几个关键问题——余数基构建及模加法器设计、数值缩放和RNS检测问题的算法及VLSI实现技术展开讨论,为高速、低功耗DSP芯片的VLSI设计提供一种有效的解决方法。’在构建基于RNS的DSP系统时,余数基的形式直接决定了整个余数系统的复杂度。本文第三部分给出了一种余数基并行度和通道间平衡度的定义方法,从余数基的动态范围利用率、并行度、通道间平衡度和模加法器实现复杂度等方面对常见余数基进行了性能分析,为余数基的选择提供了一种可供参考的依据,并以此提出了一种高效的以2”、2n-1和2n-2k-1为分量的多通道余数基构建方法。由于模加法器是RNS的基本运算单元,论文第四部分基于进位修正和并行前缀算法提出了模2n-2k-1加法器的通用算法和VLSI实现结构,消除了通常的模加法器中冗余的进位信息计算单元,并可选择采用已有的任何并行前缀结构,分析结果表明在同类型模加法器中具有优良的“面积×时延”特性,从而为论文第三部分所提出的余数基的应用奠定了基础。余数系统的数值缩放（Scaling）是避免DSP运算溢出的主要方法,是推动RNS在DSP系统中应用的基本问题之一。本文第五部分首先提出了有符号余数系统数值缩放通用算法及VLSI并行实现结构,通过引入的修正常量简化有符号RNS整数的数值缩放,并给出了一种用于基扩展的冗余基更新方法。基于此,结合具体余数基完成了其2n缩放的VLSI实现。然后,提出了基为{2n-1,2n,2n+1}的有符号余数系统2n缩放实现结构,从而使这一被广泛关注的余数基的研究更为完善。此外,本文第五部分还提出了一种基于余数系统2n数值缩放的R/B （Residue to Binary）转换算法,将R/B转换运算中的位宽限制在n比特内,从而避免了在R/B转换中涉及到的大位宽加法操作。在通信信号处理中将不可避免地涉及到信号的门限判断等问题,但由于RNS的非权重特性,在余数系统中较难直接进行RNS整数的大小、符号、奇偶及运算溢出等判断,本文将它们统一归为RNS的检测问题。在论文第六部分中,分析了RNS的这些检测问题之间的内在联系,给出了从其中某一问题解决其它检测问题的方法。结合CRT、MRC及在有关定理推导和证明的基础上,提出了基为{2n-1,2n+1,22n+1}的余数系统奇偶检测算法及VLSI实现结构。最后,基于以上关键技术的研究,论文第七部分给出了两个RNS用于现代通信及信号处理中的设计实例,包括FIR （Finite Impulse Response）滤波器和基于RNS的OFDM （Orthogonal Frequency Division Multiplexing）解调中关键单元的VLSI实现结构。结果表明较传统二进制系统具有更好的时延和面积特性。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 高性能数字信号处理器VLSI设计面临的挑战
• 1.2 为什么要采用余数系统
• 1.3 基于RNS的DSP系统结构与关键技术
• 1.4 余数系统研究现状
• 1.4.1 余数基构建
• 1.4.2 模加法器设计
• 1.4.3 余数系统与二进制系统转换
• 1.4.4 余数基扩展
• 1.4.5 余数系统数值缩放
• 1.4.6 余数系统检测问题
• 1.4.7 其它有关RNS的研究
• 1.5 本文主要研究内容及贡献
• 1.6 论文结构及内容安排
• 第二章 理论基础与设计分析方法简介
• 2.1 引言
• 2.2 数值表征系统
• 2.2.1 基于位置权重的数值表征系统
• 2.2.2 余数系统
• 2.3 余数系统理论基础
• 2.3.1 余数的代数性质
• 2.3.2 中国剩余定理及其推论
• 2.3.3 混合基转换
• 2.4 设计实现与分析方法简介
• 2.4.1 设计与实现方法
• 2.4.2 基于单位门模型的分析方法
• 2.5 本章小结
• 第三章 余数基构建与评估方法研究
• 3.1 引言
• 3.2 余数基性能评估方法研究
• 3.2.1 余数基的动态范围利用率
• 3.2.2 余数基的并行度
• 3.2.3 余数基的平衡度
• 3.2.4 模加法器设计效率分析
• 3.3 常见余数基性能分析
• 3.4 一种新的多通道余数基构建方法
• 3.5 本章小结
• 第四章 模加法器设计与实现
• 4.1 引言
• 4.2 模加法运算基本定义
• 4.3 并行前缀加法
• n-2^k-1加法器设计'>4.4 基于前缀运算和进位修正的模2ⁿ-2^k-1加法器设计
• 4.4.1 数据预处理
• 4.4.2 进位生成
• 4.4.3 进位修正
• 4.4.4 求和运算
• 4.4.5 VLSI实现结构与设计实例
• 4.5 性能分析与比较
• 4.5.1 性能分析
• 4.5.2 性能对比
• 4.6 本章小结
• 第五章 余数系统数值缩放研究
• 5.1 引言
• 5.2 余数系统数值缩放研究
• 5.2.1 余数系统数值缩放基本定义与分类
• 5.2.2 余数系统通用数值缩放算法研究
• 5.2.3 基扩展
• n缩放VLSI实现及性能分析'>5.2.4 余数系统2ⁿ缩放VLSI实现及性能分析
• n-1,2ⁿ,2ⁿ+1}的RNS 2ⁿ数值缩放'>5.2.5 基为{2ⁿ-1,2ⁿ,2ⁿ+1}的RNS 2ⁿ数值缩放
• 5.3 基于数值缩放的R/B转换
• 5.3.1 无符号RNS整数R/B转换
• 5.3.2 有符号RNS整数R/B转换
• 5.3.3 性能分析
• 5.4 本章小结
• 第六章 余数系统检测问题研究
• 6.1 引言
• 6.2 余数系统检测问题间的相互关系
• 6.2.1 以符号检测为基础
• 6.2.2 以大小比较为基础
• 6.2.3 以奇偶检测为基础
• n-1,2ⁿ+1,2²ⁿ+1}的余数系统奇偶检测'>6.3 基为{2ⁿ-1,2ⁿ+1,2²ⁿ+1}的余数系统奇偶检测
• 6.3.1 无符号与有符号RNS整数奇偶性
• 6.3.2 基于CRT和MRC的奇偶检测方法
• 6.3.3 性能分析
• 6.4 本章小结
• 第七章 余数系统在通信及信号处理中的应用
• 7.1 引言
• 7.2 基于RNS的FIR滤波器设计
• 7.2.1 基于RNS的FIR滤波器结构
• 7.2.2 VLSI实现及性能分析
• 7.3 基于RNS的B3G TDD下行链路OFDM解调关键单元设计
• 7.3.1 B3G TDD下行链路简介
• 7.3.2 基于RNS的OFDM接收同步与解调设计
• 7.3.3 性能分析
• 7.4 本章小结
• 第八章 全文总结
• 8.1 本文贡献
• 8.2 下一步工作建议及研究方向
• 致谢
• 参考文献
• 作者攻博期间的研究成果
• 作者在攻博期间参加的主要科研项目