测试数据编码压缩技术的研究

论文摘要

系统芯片SoC是当前国际VLSI的发展趋势和新世纪集成电路发展的主流。SoC不论在开发周期,还是在系统功能、性能方面,均具有无可比拟的优点。与此同时,随着SoC集成IP核数目的增多,功能越来越复杂,SoC的测试数据量、测试功耗也随之急剧增加,测试成本变得更加昂贵,进而也就为SoC的测试带来了更大的挑战。对此,本文围绕SoC的测试数据压缩问题展开了研究,并提出了新的压缩/解压方案,来达到减少SoC测试数据量、缩短测试时间,并尽可能降低硬件开销和测试功耗的目的。编码压缩技术作为测试数据压缩方法的一个重要分支,已被广泛采用。本文分析了一些典型的编码技术,虽然压缩效率比较高,但是长游程的编码的压缩率不是很理想。针对这个问题,本文提出了编码前缀映射的压缩方法和长游程的二次编码压缩方法。首先,本文详细论述SoC测试面临的挑战、SoC测试相关概念、系统芯片SoC和IP核基本概念和SoC测试数据压缩技术的基本要求。然后,重点介绍了SoC测试数据的压缩技术,并详细讨论几种经典的编码压缩技术,分析了这些编码压缩技术的各自的优点和缺点,在此基础上提出了编码前缀映射的压缩方法,通过将编码的前缀进行一一映射,使得编码的前缀的平均长度达到最小。最后,本文提出了长游程编码的二次编码的压缩方法,其思想是:首先对测试向量进行如下的预处理:无关位进行填充处理和测试向量的相容合并、对测试向量进行排序和测试向量的差分变换,通过这些预处理减小了测试向量的体积,增加0的比率和长游程的比率,预处理后对差分变量进行一次编码,然后对长游程的编码进行二次编码。本文详细给出解压算法和相应的解压电路。本方法的解压缩电路简单、硬件开销小、测试向量的压缩率高。实验结果表明本方法的压缩率明显高于其它的编码的压缩率。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 研究的目的和意义
• 1.2 SoC的测试的研究现状
• 1.2.1 SoC测试背景
• 1.2.2 SoC测试现状
• 1.2.3 SoC测试中面临的问题
• 1.3 论文的内容安排
• 第2章 SoC的测试技术
• 2.1 SoC测试分类
• 2.2 SoC测试特性
• 2.3 系统芯片SoC和IP核基本概念
• 2.3.1 系统芯片SoC
• 2.3.2 IP核简介
• 2.3.3 测试源和测试收集器
• 2.3.4 测试访问机制
• 2.3.5 测试壳
• 2.4 SoC测试数据压缩技术的基本要求和分类
• 2.5 SoC测试标准
• 2.5.1 IEEE P1500
• 2.5.2 IEEE P1149标准
• 2.5.3 IEEE P1450
• 2.6 可测性设计
• 2.7 本章小结
• 第3章 SoC测试数据的压缩技术
• 3.1 测试压缩中的编码设计
• 3.2 测试数据编码压缩技术
• 3.3 基于统计编码的压缩方法
• 3.4 基于游程的编码压缩技术
• 3.4.1 Run-length编码
• 3.4.2 Golomb编码
• 3.4.3 FDR编码
• 3.4.4 Variable-Tail编码
• 3.4.5 交替游程编码
• 3.4.6 交替与连续长度码
• 3.5 任意向量之间进行折叠跳转的数据压缩方法
• 3.6 编码前缀映射的压缩方法
• 3.6.1 编码前缀映射的压缩方法的理论
• 3.6.2 生成新的压缩编码
• 3.6.3 前缀压缩解压缩算法与解压缩电路的设计
• 3.7 本章小结
• 第4章 长游程编码的二次编码压缩方法
• 4.1 预处理
• 4.1.1 对无关位进行处理和相容测试向量的合并
• 4.1.2 测试向量进行排序
• 4.1.3 向量的差分变换
• 4.2 一次编码
• 4.3 长游程编码进行二次编码的压缩方法
• 4.4 编码实例
• 4.5 解压缩算法与解压缩电路的设计
• 4.5.1 长游程二次编码的解压缩算法
• 4.5.2 游程编码的解码器电路
• 4.6 理论分析
• 4.6.1 测试时间分析
• 4.6.2 测试功耗分析
• 4.6.3 测试向量压缩率的分析
• 4.7 实验结果
• 4.8 本章小结
• 结论
• 参考文献
• 攻读硕士期间发表的论文及科研情况
• 致谢