亚波长光刻条件下集成电路可制造性设计与验证技术研究

论文题目: 亚波长光刻条件下集成电路可制造性设计与验证技术研究

论文类型: 博士论文

论文专业: 电路与系统

作者: 史峥

导师: 严晓浪

关键词: 光刻仿真,光学邻近效应,可制造性设计,光学邻近校正,版图验证

文献来源: 浙江大学

发表年度: 2005

论文摘要: 从0.18um技术节点开始,半导体制造工艺中广泛采用了所谓“亚波长光刻”技术。在该种技术下生产的集成电路特征尺寸小于光源波长。亚波长光刻的使用,导致掩模图形和硅片表面实际印刷图形之间不再一致。版图图形转移过程中的失真,将会影响最后产品的性能参数,并降低集成电路的成品率。分辨率增强技术在亚波长光刻条件下的集成电路设计制造中已普遍采用,并能够部分解决集成电路的可制造性问题。但随着亚波长光刻技术进一步向极限迈进,有关集成电路的可制造性和成品率的新问题不断涌现,当前全世界集成电路工业界和学术界对此予以重点关注。论文即针对这一类新问题开展研究,其内容为超深亚微米和纳米级集成电路可制造性设计和验证中的理论和应用,主要围绕亚波长光刻引致的可制造性问题展开。论文介绍了集成电路物理设计和光刻工艺的基本技术背景,介绍了经典的光刻模拟基本算法和投射成像软件的算法和实现。提出了一种适用于超深亚微米和纳米级集成电路实际生产的光刻模型建模和优化的基本框架,包括光学成像、光刻胶和蚀刻模型。根据该模型框架,提出了数种快速的光刻模拟算法,包括空间稀疏点和密集点快速成像的算法。以模型框架和模拟算法为基础,论文提出了一类OPC算法和工具语言框架,以及可制造性图形模式检查的方法和应用。论文还提出了一种用于亚100纳米标准单元可制造性设计的新流程,基于该设计流程完成了一组亚100纳米标准单元的设计和流片。

论文目录:

独创性声明(盲审版无)

学位论文版权使用授权书(盲审版无)

摘要

ABSTRACT

前言

0.1 集成电路设计和制造技术

0.2 集成电路设计自动化技术

0.3 纳米级时代的可制造性问题

0.4 分辨率增强技术

0.5 世界上相关的研究状况

0.6 论文组织安排

第一章集成电路物理设计、光刻制造工艺和成像模拟

1.1 集成电路物理设计

1.2 光刻工艺过程

1.3 光刻成像系统

1.4 光学成像模拟基本算法

1.5 CSPLAT算法与实现

第二章面向DFM的光刻过程现象建模

2.1 模型框架结构

2.2 光刻胶阈值模型

2.3 可变偏移模型 VBM

2.4 测试组生成和模型参数优化

2.5 建模实例

第三章光刻模拟快速算法

3.1 空间稀疏点快速成像

3.1.1 系统分解与卷积核计算

3.1.2 光强表生成和计算

3.2 快速成像轮廓提取

3.3 光强斜率快速计算

3.4 空间密集点快速成像

3.4.1 在空间域扩展卷积核

3.4.2 掩模图形的 Fourier变换

3.4.3 特殊化的快速IFFT算法

第四章分辨率增强技术及其验证

4.1 光学邻近校正 OPC工具

4.2 可制造性图形模式检查

4.3 移相掩模相位分配与兼容性检查

第五章标准单元的可制造性设计

5.1 亚100纳米标准单元可制造性设计流程和规则

5.2 亚100纳米标准单元设计实例

第六章结论和展望

参考文献 (含发表论文盲审版)

致谢(盲审版无)

附录1 博士研究期间发表的论文(盲审版无)

附录2 部分推导过程手稿(盲审版无)

发布时间: 2006-07-12

参考文献

[1].铜互连哑元填充综合算法研究[D]. 武鹏.复旦大学2012
[2].纳米级电路光刻建模及可制造性设计研究[D]. 沈珊瑚.浙江大学2009
[3].纳米集成电路化学机械抛光工艺建模与仿真及可制造性设计技术研究[D]. 冯春阳.复旦大学2010
[4].面向FPGA设计及应用的EDA关键技术研究[D]. 陈迅.国防科学技术大学2011

亚波长光刻条件下集成电路可制造性设计与验证技术研究

猜你喜欢