面向多媒体信息处理的算子级可重构细胞电路研究

论文摘要

可重构硬件作为一种新的高性能硬件系统解决方案,它具有优越的性能和灵活性,是通用处理器和ASIC的折衷。通用处理器基于软件编程而工作,系统的速度普遍不能很高;ASIC能获得很高的速度,但硬件体系结构是定制的,丧失了器件的灵活性;由于兼顾了运算速度和灵活性,可重构硬件研究得到了迅猛的发展,目前面向特定应用领域的可重构硬件系统研究是研究热点之一。本文研究了面向多媒体信息处理的可重构硬件结构和算子级细胞电路设计,论文的主要研究工作包括:(1)分析了常用多媒体信息处理算法的特点,在此基础上提取多媒体信息处理“算子”(如乘加/减或乘累加/累减等),并分析了常用多媒体信息处理算法在算子上的映射情况。(2)面向多媒体信息处理,给出了一种新的阵列电路FPMACA(Field Programmable Multiply Add Cell Array)的整体结构。根据多媒体信息处理算子的特点,提出了一种新的算子级细胞电路PMAC(Programmable Multiply Add Cell)的设计方案,详细设计了细胞电路的各个模块,给出了一种新的可重构16/8bit BOOTH乘法器电路。(3)通过仿真,对PMAC细胞电路及其各个模块进行了验证分析,并完成了FFT蝶形运算和四阶FIR滤波器在细胞电路上的映射设计与实现,实验结果证明了所设计PMAC电路的正确性和可行性。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 多媒体信息处理硬件实现方法概述
• 1.2 多媒体信息处理电路国内外研究现状
• 1.2.1 国外研究现状
• 1.2.2 国内研究现状
• 1.3 本论文内容及章节安排
• 第二章 常用多媒体信息处理算法分析
• 2.1 多媒体信息处理的特点
• 2.2 常用多媒体信息处理算法特点分析和算子映射
• 2.2.1 FFT 算法分析
• 2.2.2 FIR/IIR 算法分析
• 2.2.3 DCT/IDCT 算法分析
• 2.2.4 Dot Product 运算分析
• 2.3 面向多媒体信息处理应用的细胞电路的特点
• 2.4 本章小结
• 第三章 面向多媒体信息处理的阵列电路及其细胞电路设计
• 3.1 FPMACA 阵列电路的体系结构和工作原理
• 3.1.1 FPMACA 的体系结构
• 3.1.2 FPMACA 阵列电路的工作原理
• 3.2 算子级细胞电路PMAC 设计
• 3.2.1 算子级细胞电路PMAC 的方案设计
• 3.2.2 可重构细胞电路PMAC 的功能特点
• 3.2.3 细胞电路PMAC 的组态
• 3.3 算子级细胞电路PMAC 的主要模块设计
• 3.3.1 可重构加/减法器电路设计
• 3.3.2 数据匹配电路（Matching）设计
• 3.3.3 数据定标（Scaling）寄存电路设计
• 3.3.4 工作组态配置存储器
• 3.4 可重构BOOTH 乘法器电路设计
• 3.4.1 BOOTH 乘法器概述
• 3.4.2 BOOTH 编码器和可重构部分积生成单元设计
• 3.4.3 BOOTH 乘法器的部分积符号修正
• 3.4.4 可重构部分积压缩单元和最终加法器设计
• 3.5 本章小结
• 第四章 仿真结果与应用实例
• 4.1 电路验证平台和设计流程
• 4.2 PMAC 细胞电路及其主要模块仿真分析
• 4.2.1 可重构加法器电路仿真分析
• 4.2.2 数据匹配电路仿真分析
• 4.2.3 工作组态配置存储器仿真分析
• 4.2.4 可重构乘法器仿真分析
• 4.2.5 PMAC 细胞电路仿真分析
• 4.3 应用实例
• 4.3.1 FFT 蝶形运算在阵列电路上的实现
• 4.3.2 四阶FIR 滤波器在阵列电路上的实现
• 4.4 本章小结
• 第五章 总结与展望
• 5.1 主要研究工作总结
• 5.2 存在问题和对课题的建议
• 参考文献
• 致谢
• 在学期间的研究成果及发表的学术论文