导读:本文包含了时钟分频论文开题报告文献综述及选题提纲参考文献，主要关键词:时钟信号,上升沿时间,电平匹配,模数接口
时钟分频论文文献综述
邓己媛,黎长风,吴远泸,陈松[1]（2018）在《时钟脉冲上升沿时间对分频电路影响的实验研究与探讨》一文中研究指出信号上升时间或下降时间对信号完整性的影响研究往往发生在高速系统中,笔者在中低速的模数接口分频电路中发现时钟脉冲信号上升沿时间直接决定了电路能否正常分频,提出除电平匹配和负载匹配是模数接口电路中通常考虑因素外,时钟信号沿陡峭程度也是电路正常工作不容忽视的输入影响因素.并对此进行了实验研究和探讨,提出了可行的解决方案.(本文来源于《湖南理工学院学报(自然科学版)》期刊2018年01期）
邹浩波,刘必慰,方粮,张弛[2]（2014）在《ASIC-DX中采用分频时钟降低功耗方法》一文中研究指出随着工艺的进步,设计规模的增加,以及当前应用的需求,低功耗设计已经成为所有芯片的必然要求。由于时钟树占据芯片总功耗的很大的比例,本文从降低部分电路的时钟频率而又不损失整体芯片性能的角度来达到降低时钟功耗的目的。通过采用低频时钟交互,达到高频性能来实现该目的。实验结果表明本文的方法显着降低了整体功耗。(本文来源于《第十八届计算机工程与工艺年会暨第四届微处理器技术论坛论文集》期刊2014-07-31）
郑畅[3]（2014）在《德州仪器推出可提供业界最佳噪声性能的14GHz分数N分频锁相环(PLL),进一步壮大时钟与定时产品》一文中研究指出日前,德州仪器(TI)宣布推出支持高级频率调制功能的业界最高性能14 GHz分数N分频PLLatinum 锁相环(PLL)。该LMX2492提供业界最佳噪声性能,比性能最接近的同类竞争器件低6 dB,可提升射频(RF)灵敏度以及雷达覆盖范围及精确度。此外,该器件还支持200 MHz的相位频率检测器、5V充电泵电源以及500 MHz至14 GHz的宽泛工作频率。LMX2492提供工业及汽车级(1级)版本,适用于军事与汽车雷达、微波回程、通信以及测量测试应用。(本文来源于《半导体信息》期刊2014年03期）
贾振安,杨晓晶[4]（2013）在《浅析AD9522时钟分频电路原理》一文中研究指出在嵌入式系统设计中我们经常要使用到各种频率的时钟,供给DSP或者FPGA等硬件芯片,使其正常工作。在集成度高度发展的今天,不能靠多个晶振源来解决问题,而且一旦晶振固定那么它的灵活性和可移植性必然受到很大影响,所以一些时钟分频芯片应运而生,今天我们将举一个很有代表性的AD9522时钟分频芯片的典型应用来达到一个抛砖引玉的作用。(本文来源于《电子世界》期刊2013年14期）
马闯,江阳,单媛媛,李红霞,梁建惠[5]（2013）在《基于反馈控制的全光时钟分频器》一文中研究指出本文分析并演示了一种基于半导体光放大器(SOA)的全光时钟分频器结构。通过分析其结构功能并与D触发器比较,得出其工作原理可类比于D触发器的输出反馈控制输入端信号而实现的分频过程,并在时域上进行了说明。实验中从一路20 GHz的光时钟信号出发得到了10 GHz的光分频时钟信号,同时考察了其工作频率和SOA的载流子恢复时间的关系。经实验验证,该系统结构简单,使用方便,性能稳定,具有较好的实用价值。(本文来源于《贵州大学学报(自然科学版)》期刊2013年02期）
周竹雅,江阳,白光富,徐静,王顺艳[6]（2013）在《光电混合的光时钟分频/倍频器》一文中研究指出提出并分析验证了一种光电混合结构的光时钟分频/倍频器系统,该系统通过光电转换后的反馈调制来实现光时钟信号的分频/倍频操作。分频过程类似于D触发器的输出信号反馈控制输入端信号的原理;在不更换器件的情况下,简单改变反馈顺序,还可以实现光时钟信号的倍频。从时/频域的角度分别讨论了分频/倍频的原理,在实验上验证了所提方案的可行性,从一路10GHz的光时钟信号出发分别得到了5GHz的光、电分频时钟信号和20GHz的光时钟倍频信号。该系统结构简单,性能稳定,对光信号的波长透明且无需光、电滤波,并同时具有光、电信号输出,因此可以方便地配合后续信号处理环节,具有良好的实用性。(本文来源于《光学学报》期刊2013年03期）
[7]（2013）在《ADI推出提供低抖动的时钟缓冲器和分频器》一文中研究指出Analog Devices,Inc.(ADI)最近发布了一款时钟缓冲器和分频器ICAD9508,该电路结合了高速、极低抖动(12kHz至20MHz频段为41fs)及可选分频功能。该1.65GHz时钟缓冲器设计用于要求具有最佳SNR(信噪比)性能的超高速数据转换的通信、仪器仪表、防务和航空航天设备。该器件包括四个带总线可编程分频(最大整数为1024)和相位延迟的专用输出分频器及自动同步功能。(本文来源于《中国集成电路》期刊2013年03期）
Howell,Mitchell[8]（2012）在《完美的时序:用抖动与相位噪声测量做时钟分频》一文中研究指出随着时钟速度和通信信道都运行在更高的频率上,精确抖动与相位噪声测量变得更加重要,虽然对它们的控制也变得更困难更昂贵。一些实用的技巧和意见有助于对这些问题的处理。当测量超低抖动的器件与设备时,工程师们必须时刻问一个问题:测得的值是来自DUT(待测设备),还是来自测试设备。工程师们也总在寻找一些能扩展手头设备能力的方法。本文描述了一些实用的方式,用于将(本文来源于《电子设计技术》期刊2012年01期）
李威,李德敏,岳凯凯[9]（2011）在《一种多通道时钟分频和触发延迟电路的设计》一文中研究指出在EAST分布式中央定时同步系统中,时钟分频和触发延迟电路是分布式节点的核心。为了完成对基准时钟信号进行多路任意整数倍的等占空比的分频,并对输入的触发脉冲进行多路任意时间的延迟输出,本设计中采用VHDL语言进行编程,实现了多路时钟分频信号的输出和多路延迟输出,特别是提高了奇数分频和触发延迟的时间精度,最后在QuartusⅡ9.0软件上对设计的波形进行分析,验证了该设计的可行性。(本文来源于《现代电子技术》期刊2011年20期）
严迪超,徐东明,陈文宣[10]（2011）在《一种基于分频链的时钟校准方法》一文中研究指出针对晶体振荡器的温漂特性,设计了一种基于分频链的时钟校准算法。在不改变晶体振荡器的情况下可调节时钟频率,校准精度达±0.25ppm,校准范围±32ppm,通过多次实验分析,用Verilog-HDL语言编写全部模块,在modelsim6.2b软件中实现模块仿真。全部功能正常实现,符合设计要求。(本文来源于《中国集成电路》期刊2011年07期）
时钟分频论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着工艺的进步,设计规模的增加,以及当前应用的需求,低功耗设计已经成为所有芯片的必然要求。由于时钟树占据芯片总功耗的很大的比例,本文从降低部分电路的时钟频率而又不损失整体芯片性能的角度来达到降低时钟功耗的目的。通过采用低频时钟交互,达到高频性能来实现该目的。实验结果表明本文的方法显着降低了整体功耗。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时钟分频论文参考文献
[1].邓己媛,黎长风,吴远泸,陈松.时钟脉冲上升沿时间对分频电路影响的实验研究与探讨[J].湖南理工学院学报(自然科学版).2018
[2].邹浩波,刘必慰,方粮,张弛.ASIC-DX中采用分频时钟降低功耗方法[C].第十八届计算机工程与工艺年会暨第四届微处理器技术论坛论文集.2014
[3].郑畅.德州仪器推出可提供业界最佳噪声性能的14GHz分数N分频锁相环(PLL),进一步壮大时钟与定时产品[J].半导体信息.2014
[4].贾振安,杨晓晶.浅析AD9522时钟分频电路原理[J].电子世界.2013
[5].马闯,江阳,单媛媛,李红霞,梁建惠.基于反馈控制的全光时钟分频器[J].贵州大学学报(自然科学版).2013
[6].周竹雅,江阳,白光富,徐静,王顺艳.光电混合的光时钟分频/倍频器[J].光学学报.2013
[7]..ADI推出提供低抖动的时钟缓冲器和分频器[J].中国集成电路.2013
[8].Howell,Mitchell.完美的时序:用抖动与相位噪声测量做时钟分频[J].电子设计技术.2012
[9].李威,李德敏,岳凯凯.一种多通道时钟分频和触发延迟电路的设计[J].现代电子技术.2011
[10].严迪超,徐东明,陈文宣.一种基于分频链的时钟校准方法[J].中国集成电路.2011