一、基于数字波形合成技术的标准工频信号源（论文文献综述）
马会闯[1]（2021）在《X波段全固态全相参脉冲雷达前端的设计与实现》文中提出雷达收发前端是雷达系统的核心部件。在了解雷达相关理论和分析国内外研究现状的基础上,本文对雷达作了体制和设计上的对比。根据项目技术指标,本文制定了X波段全固态全相参脉冲雷达收发前端的总体方案。所研制的雷达前端主要包括三部分:产生雷达信号的线性频率源、相干雷达发射机和雷达接收机。线性频率源主要包括参考源、锁相环模块和脉冲信号源等设计制作。样机测试结果:参考源相位噪声为-159.29d Bc/Hz@10k Hz,杂散抑制度优于-75d Bc。锁相环模块相位噪声为-100.57d Bc/Hz@10k Hz,杂散抑制度优于-55d Bc。本课题脉冲信号源研制采用直接数字波形合成技术,通过“FPGA+DAC”的方案产生中心频率90MHz,带宽20MHz的线性调频信号,带内功率平坦度为±1d B,达到了设计研制要求。相干雷达发射机研制采用低频调制信号与高频本振信号相混频后取上边频方法,实现低频信号的频谱搬移。本文研究并设计了发夹型SIR窄带带通滤波器,用于滤除带外杂散的分量。该滤波器设计仿真表明,在9.4GHz～9.5GHz频带内插入损耗<2d B,回波损耗>15d B,带外抑制>20d B。本雷达发射机在9.4GHz～9.5GHz频带内饱和输出功率为34.2d Bm,基本满足发射功率要求。相干雷达接收机采用超外差结构,所设计接收链路的性能指标符合项目要求。接收机经过测试,噪声系数<4d B,动态范围>90d B,灵敏度优于-92d Bm,达到了设计研制要求。本文研制的X波段雷达收发系统具有体积小、成本低和应用灵活的特点。
赵若妤[2]（2021）在《一种双通道高采样率波形合成技术的设计实现》文中研究指明任意波形发生器为测试系统提供复杂的激励信号,可以根据用户的需求,定义或者生成一些较为复杂的信号源。任意波形合成技术是在生产任意波形发生器时要着重研究的核心技术。近年来,激励信号源在电子测量领域起到的作用越来越重要,对信号源质量的要求越来越高,需要的种类也越来越复杂,这就促使波形合成技术往高采样率、深存储的方向发展。本文基于直接数字波形合成技术的基本原理,以“FPGA+DDR3 SDRAM+DAC”为基本架构,FPGA芯片为数据处理的核心器件,设计了双通道波形合成模块,根据不同的用户需求,对从上位机接收到的波形数据进行大容量存储、高速读取合成和传输,主要研究内容如下:论文首先根据任意波形合成技术的原理,对波形合成技术、基于SGDMA机制的波形存储和波形读取模块、基于JESD204B协议的数模转换模块、时钟产生模块等重要功能模块进行了方案分析。基于DDWS技术,选取DDR3 SDRAM完成波形查找表的设计;根据6.4GSPS的技术指标要求,选用JESD204B接口DAC来完成高速数据传输和数模转换功能;根据JESD204B接口协议要求,设计时钟产生方案,搭建了满足两路6.4G/16bits传输需求的高速链路,实现了双通道DAC同步输出模拟波形的功能。根据文中提出的波形合成模块设计方案,完成了各个硬件模块的器件选型和电路设计;基于SGDMA技术完成了高速波形存储读取机制的设计,以及用于波形数据快速访问的描述符链表生成模块的设计,并进一步提供了软件界面用户可理解、可控制的SGDMA描述符链数据结构,从而实现了从软件端到信号生成端的波形数据连续、高速率的存取操作。文中,上述功能模块的设计工作在双通道数模转换电路板中进行了逻辑仿真与硬件实现,并在逻辑仿真验证之后对各功能模块功能进行了测试,以及对整机指标测试分析。测试结果表明,本文研究的双通道高采样率波形合成模块可以实现双通道、6.4GSPS采样率、存储深度2Gpts、最大输出频率1.6GHz的技术指标,输出信号质量满足指标要求。
巩佳宁[3]（2021）在《低杂散任意波形发生器硬件电路设计》文中研究表明任意波形发生器（Arbitrary Waveform Generator,AWG）作为一类信号产生设备,可以生成多种标准波形信号及用户自定义波形信号,具有频率切换速度快、带宽较大等特点,因此在信号源中扮演着十分重要的角色。与射频信号源比,AWG输出信号无杂散动态范围（Spurious Free Dynamic Range,SFDR）指标较小,这成为制约任意波形发生器进一步应用的关键因素。本文调研了六款采样率低于2.5GSPS任意波形发生器的SFDR指标,得出在500MHz带宽内该指标均小于40d Bc。因此本文通过设计一款2GSPS采样率低杂散AWG,在500MHz带宽内使仪器SFDR指标大于50d Bc,具体工作内容如下:1.杂散信号分析。通过分析理想DDS（Direct Digital Synthesis,DDS）输出信号频谱,得出数模转换器（Digital to Analog Converter,DAC）保持特性会在输出信号频谱中添加镜像频率信号;通过分析实现DDS结构时所用器件参数与理想DDS结构参数之间的差距,推导出DDS技术中引入的相位截断误差和幅度量化误差与输出信号SFDR指标的关系;基于集成运放仿真模型得出AWG输出信号频率大于10MHz时,放大器非线性造成的谐波失真是影响SFDR指标的关键因素。2.低杂散AWG硬件电路设计。通过分析上述四种因素对低杂散AWG输出信号SFDR指标的影响,确定相位截断误差与幅度量化误差造成的杂散信号幅值过小,可以忽略不计,SFDR指标可以通过使用低通滤波器电路滤除输出频谱中的镜像频率信号和谐波频率信号的方法实现,并利用MATLAB软件仿真及硬件电路测试确认输出信号SFDR指标满足目标要求;基于“FPGA+DAC+存储器”结构,通过分析低杂散AWG功能指标和性能指标,完成仪器硬件电路设计。3.FPGA逻辑工程设计。基于PCIe总线实现上位机与PCB板卡之间的数据通信功能;基于数据传输模块解决了存储器非均匀传输至均匀传输的转换;基于数据发送接口模块实现了最大传输4GB波形数据至DAC芯片;基于AXI4-Lite总线,实现时钟芯片配置、信号调理电路控制及仪器状态信息回读等功能。测试结果表明:低杂散AWG输出信号能力不弱于电子科技大学某型号AWG、鼎阳科技SDG6052X及是德科技M9336A仪器,且输出信号SFDR指标优于上述三款仪器,具体为输出信号频率在300MHz以内时,仪器SFDR大于65d Bc;在300MHz至500MHz范围内时,仪器SFDR大于50d Bc。具有低杂散输出能力的AWG不仅能适用更多测试场景,也能提升包含AWG设备系统的整体性能。
王震[4]（2021）在《基于混合存储模式的高速复杂序列波形合成模块设计》文中认为任意波形发生器除了能够产生正弦、三角波等标准函数波形,还能使用波形编辑软件,对测试场景中的信号细节进行精确模拟,实现信号的准确复现,被广泛应用于自动测试等电子测试领域。随着自动测试等领域对测试场景的复杂和多样化需求的提高,如何提高任意波形发生器产生测试向量的个数成为目前的研究难点。测试向量为波形段的集合,在任意波形发生器中也称为序列波形。序列合成是任意波形发生器中一种产生序列波形的方法,此架构通过读取序列指令并对存储器中的波形段进行有序组合,实现序列波形的产生。但传统序列合成架构存在指令存储器有限的存储容量难以满足实际应用中序列指令的位宽和序列波形输出个数等参数急剧增大的缺陷。本文针对此缺陷提出了一种基于混合存储架构的改进方案,通过将波形数据和序列指令混合存储在大容量的动态存储器中,突破指令存储器的容量限制,从而提高序列波形的输出个数,同时对提高混合存储架构下的指令读取与执行的性能进行分析并给出改进方法。本文的主要研究内容如下:1.基于混合存储模式的序列合成技术研究。介绍了基于混合存储模式的序列合成方法,之后分析了其与传统序列合成架构在提高采样率和序列输出个数上的影响因素。通过对采样率、最小波形段长度和指令读取延迟等参数进行建模,指出本文的混合存储架构虽然已经满足最小波形段长度等指标要求,但还有从动态存储器中读取序列指令的延迟过高和指令执行时间过长的问题,存在改进空间。2.降低序列指令读取延迟方法研究。针对混合存储结构中读取序列指令存在延迟高的问题,本文采用一种直接映射结构的序列指令缓冲器,通过在其中预先存储512条序列指令,可以在序列指令命中的情况下,将读取延迟从68个时钟周期降低到3个时钟周期。3.降低序列指令执行时间方法研究。针对混合存储结构中存在指令执行时间长的问题,研究了基于预取机制的指令执行方法,通过将读取指令使能信号提前5个时钟周期的方法,可以在波形段指令连续出现并在指令缓冲器中全部命中的情景下,将读取指令的间隔从传统架构中的23个时钟周期降低到11个时钟周期。测试结果表明,本文设计的基于混合存储的序列合成架构的理论最大序列波形个数的输出能力达到了108条,超过了是德M8190A等国内外同类仪器指标。
侯毅,柴艳丽,程勤[5]（2021）在《基于DDWS技术的飞机270 V直流畸变标准信号源设计》文中研究说明通过对飞机270 V直流供电特性参数中畸变信号校准方法的研究,结合校准过程中的实际需求,设计出一种基于DDWS技术的飞机270 V直流畸变标准信号源,并从硬件设计方面给予了详细介绍。
陶旭峰[6]（2021）在《可集成在心脏起搏器中的高可靠性检测系统设计》文中研究指明据医学研究表明,当今世界每年死于心脑血管疾病的人数高达1500万人,居各种死因首位。心脑血管疾病具有高患病率、高致残率和高死亡率等特点,患病者通常表现为心动过缓、心率失常和心脏阻滞等,部分严重患者需要植入心脏起搏器以确保正常的心率从而缓解疾病。心脏起搏器作为现代治疗心血管疾病的主要手段,由于其存在的重要地位,为安全考虑,医学人员对其工作状态的实时检测十分关注。传统检测方法是利用心电图机实时观察人体心电信号进行有效检测,但医用人员检测信号时会存在十分耗时和复杂等问题,而且其体积和功耗较大,导致并不是超低功耗微型植入设备的首要之选。基于目前检测心脏起搏器工作状态已有方法的不足,以及电极导线松开或与心脏起搏器分离时会导致测量的心脏阻值会异常大的物理特性,本文提出一种可集成在心脏起搏器中,通过精确测量心脏阻力,从而实时检测起搏器工作状态的系统。该检测系统,通过设计微小参考电流注入心脏,用开关电容电路精确采样,利用软件算法将系统中检测到的数字电压信号有效转化成心脏阻力,并与预先在处理器中设置的正常心脏阻力比较和表决,从而实现有效检测。该系统利用电容比提供精确的电压增益,由于是闭环设计,增强了系统提取信号的稳定性,在降低输入参考电流与ADC分辨率前提下,得到精确检测信号。这无疑是在实现高精度测量的同时,极大降低系统设计复杂性以及功耗要求。本系统使用Multisim仿真平台进行设计和仿真,Altium Designer软件平台进行PCB设计,完成电路板级验证。测试结果表明,在2.5V工作电压50μA低参考电流下,检测精度高达99%,与传统检测方法相比设计的复杂性降低、功耗更低、安全可靠性更强。测试结果验证了系统设计的正确性与有效性。
陶特权[7]（2020）在《ADC动态参数多音测试方法的研究与实现》文中研究说明集成电路测试贯穿集成电路设计、制造、封装测试和应用的全过程。随着半导体工艺的发展以及集成电路集成度的不断提升,测试成本占集成电路产品总成本的比重越来越高,如何缩减测试成本已经成为集成电路行业关注的焦点。模数转换器（ADC）作为一种重要的混合集成电路,被广泛应用于通信、测量与控制领域。动态特性参数测试是ADC产品至关重要的测试环节,在生产测试中采用的主要测试方法是正弦波测试法。这种测试方法一次只能测试一个频点,因此需要针对不同测试频点进行多次测试。多音测试方法旨在采用由多个频率正弦波信号叠加生成的多音信号作为激励信号测试ADC动态参数来减少测试次数,提高测试效率,因此研究和实现多音测试方法具有极大的现实意义。本课题基于标准正弦波测试法研究ADC多音测试方法的测试特性,研究多音测试方法面对的问题以及改进方法,通过仿真实验以及ADC产品的实测来验证改进方法。课题的具体研究内容如下:（1）ADC多音测试方法的研究。围绕多音测试方法的测试特性展开研究,推导多音测试方法下动态特性参数的运算表达式,指出多音测试方法的实现面临的困难和其局限性。（2）测试信号选取和生成方法的研究与设计。针对多音测试方法下对测试信号提出的新要求和测试信号的选取对测试结果的影响,研究设计了多音测试信号的组成成分选取配置的方法。基于多音信号的数字合成方法设计了算法用于测试信号的生成。（3）基于频谱的补偿校正算法的研究与设计。针对多音测试方法与传统正弦波测试方法的频谱特性差异,研究设计了多音测试方法下对各组正弦波成分的ADC动态特性响应的补偿校正方法。（4）基于多音信号波峰因子的补偿校正算法研究设计。基于多音测试信号的波形特性对ADC有效位数的影响,研究设计了测试补偿校正算法。本课题通过对一款型号为AD9652的ADC产品进行动态特性参数测试验证了课题研究内容,采用多音测试方法实现了对ADC动态特性参数的测试,其测试结果与标准正弦波测试法基本一致,多音测试方法的应用不影响对SNR、SINAD、THD等参数指标的判别,而测试效率得到较大的提高。
朱海鹏[8]（2020）在《0～10GHz任意波形发生器关键技术研究》文中研究表明任意波形发生器（AWG）是能产生常用波形和用户自定义信号的通用信号源,广泛应用于测试测量领域。而高速无线通信、雷达等高频段的应用场景,都对AWG输出信号的带宽和频率提出了严格的要求。本文针对输出频段0～10GHz范围的AWG进行方案设计,探讨了宽带和高频输出的关键技术。主流的AWG系统基于直接数字合成（DDS）技术研制,整体可以分为波形发生和数模转换两阶段。DDS过程中相位截断、幅度量化和数模转换的非线性误差都会给系统引入杂散从而影响性能,要采取合理措施来减弱这些非理想因素。波形产生可以基于相位累加或者波形存储直读,本课题选用现场可编程门阵列（FPGA）通过板子自带的DDS软核和随机存储器（RAM）可以实现这两种信号发生方式。而数模转换器（DAC）的功能是将数字量的波形信号转换为模拟波形输出,其转换速率和动态性能直接影响AWG系统的输出信号质量。为了AWG输出频带和信号速率能满足设计标准,需要对DAC这一关键器件进行超高速定制化设计。本文在介绍DAC工作原理和性能指标的基础上,对不同类型和架构的DAC进行分析总结,采用了适合超高速应用的10位分段式电流舵架构。10位DAC的数字编码方式为高4位采用随机温度计译码,低6位采用二进制码。本课题对DAC的电流源开关单元模块进行创新设计,模块单元中实现多路内插功能从而提高DAC速率,并且通过具体电路和时序分析详细解释了新型DAC单元结构的工作原理。电流舵DAC的设计核心在于电流源和开关,本论文从理论分析和公式推导两方面说明电流源失配和开关切换时非理想效应对DAC动态性能的影响,并且应用gm/ID模拟设计方法进行晶体管参数选取和电路搭建。论文对DAC的电流源阵列布局、超高速时钟和数据同步、随机温度计译码、偏置电路、不同模式信号配置等各个关键模块的设计和仿真都进行了说明。本课题10位SMIC40nm工艺DAC数模混合电路的搭建基于Cadence平台,通过AMS仿真器和Virtuoso Layout工具完成电路仿真和版图布局。对DAC的建立时间、无杂散动态范围（SFDR）等关键性能指标进行仿真测试,DAC的建立时间为3.1ns,低频SFDR在50d B以上,整体频带SFDR性能达到预期。本课题FPGA和DAC组成AWG系统,FPGA部分先进行波形编辑和寻址读取,DAC再在时钟控制下将FPGA输入的数字采样信号转换为阶梯状波形输出。AWG实现输出正弦波、三角波和锯齿波的功能仿真,完成正弦波形的SFDR指标测试,最后对影响波形质量的非理想效应进行分析和改进。
屈胜平[9]（2020）在《多导睡眠生物电信号监测与评估系统的设计与实现》文中提出随着人们生活节奏的加快和生活压力的增大,睡眠问题逐渐成为社会关注的热点话题,因此高效高质量地采集睡眠生物电信号对睡眠监测及治愈相关睡眠疾病十分重要。但是国外多导睡眠监测设备性能良好但价格较为昂贵,而国内设备价格相对较低但性能难以保证,这就为高质量地获取睡眠生理信号提高了难度;同时,数据采集者难以精准获取采集设备的稳定运行状态和环境噪声的影响程度,使得数据采集效率和质量难以得到保证。结合美国睡眠医学会标准和设计需求指标,自主设计开发的多导睡眠生物电信号监测及评估系统有效提升了多导睡眠生物电信号采集实验的效率和可靠性。下面将详细阐述主要研究工作:首先,针对多导睡眠生理信号监测系统,为了采集幅值微弱的脑电信号,依托脑电噪声抑制技术,本文重点设计了模拟前端电路和右腿驱动电路,并分析了电路的工作特性和共模抑制比改善特性;为了精准获取人体生物阻抗,基于人体生物电学模型,进行了仿真设计,给出了合适激励输入和阻抗检测方案;另外从电源噪声抑制和安全角度出发,给出了低噪声电源和接口安全保护解决方案。其次,为了满足信号源有标准测试信号输出模式、共模抑制比测试模式、真实生物电信号回放模式的三种输出模式,依托直接数字频率合成技术、人体生物电学模型和FPGA技术,完成了高精度生物电信号源的硬件和软件设计。然后,有机联动睡眠监测系统和高精度生物电信号源完成系统整体测试和性能验证。设计信号源测试实验,保证了信号源输出信号的高精度特性和稳定可靠性;进一步利用信号源作为测试评估平台,对多导睡眠监测系统的性能参数进行验证;上述测试完成后,最后完成了真实多导睡眠监测实验。最后,经过整理测试数据和数据处理分析,和商业化产品比较,自主研发的系统具备高采样精度（24bit）、高采样频率（1kSPS）、在满足睡眠采集需求的前提下（连续监测10小时）便携性更好这些优良特点,同时创新性地给出了高精度生物电测试评估平台,使得本系统在生物电信号数据采集更加高效和可靠。
唐宝权[10]（2019）在《量子调控用多通道同步任意波形合成模块设计及实现》文中进行了进一步梳理近年来,各科研机构实现量子芯片测控搭建的操控平台存在商用仪器使用量大、同步紊乱、功能冗余等缺陷。为改善当前量子调控环境、提高量子芯片测试实验效率,迫切需要一台专用测控仪器去替代传统商用仪器的搭建和控制。而如何合成高精度、高稳定度、高同步性能的脉冲激励信号是仪器功能实现的关键。本文针对量子芯片测控过程中量子逻辑门需要编译转化为实际脉冲波形传输的需求,设计了一套多通道高同步的任意波形合成模块。单个模块采用“Vertex-7 FPGA+Kintex-7 FPGA+高速DAC”的硬件架构实现。两片FPGA分工明确,Kintex-7 FPGA完成DAC芯片配置、指令和波形数据接收;Vertex-7 FPGA实现波形数据存储和播放功能。文中研究了直接数字波形合成和直接数字频率合成技术的原理以及造成通道间输出不同步的原因,针对短脉冲、复杂波形的输出信号特点,采用直接数字波形合成技术实现任意波形合成模块功能,并基于AD9739设计了软硬件同步方案。本设计利用FPGA中并串转换器OSERDES实现与AD9739的高速接口。模块拥有8个相互独立的输出通道,每个通道由FPGA完成4个波形序列数据存储,减轻了外围电路设计压力。模块控制指令采用RS-422协议接收,而波形数据首先由千兆以太网下载到Kintex-7 FPGA中,然后经两片FPGA间自定义通信接口转发至Virtex-7 FPGA内部存储。AD9739的输出电路采用巴伦和运放两种方式实现,并针对脉冲波形对滤波器性能的需求,采用贝塞尔滤波电路实现低通滤波。此外,PCB设计对于实现同步至关重要,因此就叠层设计和走线设计做了总结和分析。经过测试,本设计可工作在2Gsps采样率下,并且能较好还原波形。响应周期触发信号播放时,无漏播或多播现象,波形曲线平滑,无乱点、毛刺现象。脉冲信号脉宽和载频频率在设定值允许误差范围内,通道间同步延迟小于100ps的指标要求。
二、基于数字波形合成技术的标准工频信号源（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于数字波形合成技术的标准工频信号源（论文提纲范文）
（1）X波段全固态全相参脉冲雷达前端的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 本文工作内容及安排 |
| 第二章 X波段全固态全相参脉冲雷达前端总体设计 |
| 2.1 雷达工作体制 |
| 2.1.1 连续波雷达 |
| 2.1.2 脉冲雷达 |
| 2.1.3 雷达体制比较 |
| 2.2 雷达前端总体设计 |
| 2.2.1 雷达前端总体分析 |
| 2.2.2 雷达前端方案分析 |
| 2.2.3 雷达前端方案设计 |
| 2.3 雷达前端技术指标 |
| 2.4 本章小结 |
| 第三章 X波段全固态全相参脉冲雷达线性频率源设计 |
| 3.1 参考源设计 |
| 3.2 锁相环模块设计 |
| 3.2.1 锁相环原理 |
| 3.2.2 锁相环主要性能参数 |
| 3.2.3 锁相环电路设计 |
| 3.3 脉冲信号源设计 |
| 3.3.1 任意波形合成的基本原理 |
| 3.3.2 DDFS与 DDWS对比 |
| 3.3.3 波形合成的误差分析 |
| 3.3.4 DAC主要性能参数 |
| 3.3.5 高速数模转换电路设计 |
| 3.3.6 时钟发生电路设计 |
| 3.4 本章小结 |
| 第四章 X波段全固态全相参脉冲雷达发射机设计 |
| 4.1 本振放大电路设计 |
| 4.2 功分器设计 |
| 4.3 上变频电路设计 |
| 4.4 发夹型SIR窄带带通滤波器设计 |
| 4.4.1 滤波器主要性能参数 |
| 4.4.2 滤波器设计方案 |
| 4.4.3 滤波器设计与仿真 |
| 4.5 功率放大模块设计 |
| 4.5.1 功率放大链路设计 |
| 4.5.2 电源模块设计 |
| 4.6 本章小结 |
| 第五章 X波段全固态全相参脉冲雷达接收机设计 |
| 5.1 接收机主要性能参数 |
| 5.2 接收机性能参数计算 |
| 5.3 限幅器设计 |
| 5.3.1 限幅器原理 |
| 5.3.2 限幅器设计与仿真 |
| 5.4 下变频模块设计 |
| 5.4.1 低噪声放大器选择 |
| 5.4.2 镜像抑制混频器设计 |
| 5.5 本章小结 |
| 第六章 X波段全固态全相参脉冲雷达前端测试 |
| 6.1 X波段全固态全相参脉冲雷达前端实物 |
| 6.2 线性频率源的测试与分析 |
| 6.2.1 参考源测试 |
| 6.2.2 锁相环模块测试与分析 |
| 6.2.3 脉冲信号源测试与分析 |
| 6.3 发射机测试与分析 |
| 6.4 接收机测试与分析 |
| 6.5 整机测试与分析 |
| 6.6 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 问题分析与改进 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）一种双通道高采样率波形合成技术的设计实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 宽带任意波形发生器研究现状 |
| 1.2.2 深存储研究现状 |
| 1.3 主要研究内容与章节安排 |
| 第二章 任意波形合成模块硬件总体方案分析 |
| 2.1 硬件总体方案分析 |
| 2.2 波形合成模块方案分析 |
| 2.3 波形存储与读取模块方案分析 |
| 2.3.1 AXI4 总线接口介绍 |
| 2.3.2 波形存储方案分析 |
| 2.3.3 波形数据读写控制模块方案分析 |
| 2.4 数模转换模块方案分析 |
| 2.4.1 JESD204B接口协议 |
| 2.4.2 JESD204B发送端方案分析 |
| 2.5 时钟产生模块方案分析 |
| 2.6 本章小结 |
| 第三章 任意波形合成模块器件选型与电路设计 |
| 3.1 FPGA选型与电路设计 |
| 3.2 时钟芯片选型与电路设计 |
| 3.3 DAC模块选型与电路设计 |
| 3.4 存储模块选型与电路设计 |
| 3.5 逻辑设计工具选择 |
| 3.6 本章小结 |
| 第四章 基于SGDMA的波形存储与持续发送机制设计 |
| 4.1 载板与波形合成模块硬件电路板数据链路设计 |
| 4.1.1 基于GTH IP核的数据链路设计 |
| 4.1.2 数据链路逻辑仿真 |
| 4.2 波形数据写控制模块设计 |
| 4.2.1 基于AXI4的Block Design顶层设计 |
| 4.2.2 写控制模块逻辑仿真 |
| 4.3 波形数据读控制模块设计 |
| 4.3.1 基于SGDMA的存储器数据读取 |
| 4.3.2 描述符链表生成模块设计 |
| 4.4 本章小结 |
| 第五章 基于JESD204B协议的高速双DAC电路设计 |
| 5.1 DAC工作模式选取 |
| 5.2 波形数据发送模块设计 |
| 5.2.1 波形数据映射模块设计 |
| 5.2.2 发送端JESD204B IP核设计 |
| 5.3 JESD204B时钟系统设计 |
| 5.4 本章小结 |
| 第六章 测试与验证 |
| 6.1 测试平台搭建 |
| 6.2 采样率测试 |
| 6.3 双通道波形同步输出测试 |
| 6.4 无杂散动态范围(SFDR)和谐波失真(HD)测试 |
| 6.5 有效位数(ENOB)测试 |
| 6.6 存储深度测试 |
| 6.7 波形输出模拟带宽测试 |
| 6.8 最大输出频率测试 |
| 6.9 基带信号DUC调制功能测试 |
| 6.10 本章小结 |
| 第七章 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（3）低杂散任意波形发生器硬件电路设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状及发展态势 |
| 1.2.1 杂散抑制方法发展现状 |
| 1.2.2 任意波形发生器杂散水平发展现状 |
| 1.3 主要研究内容 |
| 1.4 论文章节安排 |
| 第二章 杂散信号分析 |
| 2.1 DDS工作原理 |
| 2.1.1 直接数字频率合成技术 |
| 2.1.2 直接数字波形合成技术 |
| 2.1.3 理想DDS结构输出频谱 |
| 2.2 DDS误差分析 |
| 2.2.1 相位截断误差对SFDR指标影响 |
| 2.2.2 幅度量化误差对SFDR指标影响 |
| 2.2.3 DAC非理想特性对SFDR指标影响 |
| 2.3 信号调理电路输出信号杂散分析 |
| 2.4 低杂散指标实现方案设计 |
| 2.4.1 波形合成方法 |
| 2.4.2 信号调理电路方案 |
| 2.5 本章小结 |
| 第三章 总体方案设计 |
| 3.1 硬件电路总体结构设计 |
| 3.2 信号调理电路方案论证 |
| 3.2.1 信号调理电路需求 |
| 3.2.2 输出信号杂散抑制方案 |
| 3.2.3 输出幅度调理方案 |
| 3.3 波形数据存储方案论证 |
| 3.3.1 存储器需求 |
| 3.3.2 存储器类型确定 |
| 3.3.3 波形存储方案设计 |
| 3.4 波形数据高速传输方案论证 |
| 3.4.1 波形传输接口选型 |
| 3.4.2 JESD204B协议方案设计 |
| 3.5 时钟产生方案论证 |
| 3.5.1 时钟模块电路需求 |
| 3.5.2 时钟模块电路方案设计 |
| 3.6 本章小结 |
| 第四章 硬件单元电路设计 |
| 4.1 数模转换单元电路设计 |
| 4.1.1 数字数据路径设计 |
| 4.1.2 时钟控制模块 |
| 4.1.3 控制功能模块 |
| 4.2 时钟单元电路设计 |
| 4.2.1 参考时钟自动切换电路设计 |
| 4.2.2 可变时钟产生单元电路设计 |
| 4.3 模拟信号调理单元电路设计 |
| 4.3.1 DAC输出信号去偏单元电路设计 |
| 4.3.2 输出信号幅度控制单元电路设计 |
| 4.3.3 输出信号杂散抑制电路设计 |
| 4.4 其他单元电路设计 |
| 4.4.1 DDR3 SDRAM单元电路设计 |
| 4.4.2 FPGA单元电路设计 |
| 4.5 本章小结 |
| 第五章 硬件逻辑工程设计 |
| 5.1 通信接口逻辑设计 |
| 5.2 波形数据传输控制模块设计 |
| 5.2.1 波形数据写入逻辑模块设计 |
| 5.2.2 波形数据读取逻辑模块设计 |
| 5.3 配置数据及控制信号发送模块设计 |
| 5.3.1 配置数据发送模块设计 |
| 5.3.2 控制信号发送模块设计 |
| 5.4 状态信息回读模块设计 |
| 5.5 波形数据发送逻辑模块设计 |
| 5.5.1 JESD204B接口模块设计 |
| 5.5.2 JESD204B接口数据映射 |
| 5.5.3 JESD204B接口同步设计 |
| 5.6 本章总结 |
| 第六章 系统测试及分析 |
| 6.1 仪器功能指标测试 |
| 6.2 仪器性能指标测试 |
| 6.2.1 采样率及存储深度指标测试 |
| 6.2.2 输出信号频率范围及准确度测试 |
| 6.2.3 输出信号幅度范围及准确度测试 |
| 6.2.4 输出信号SFDR指标测试 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 全文总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
| 附录 |
（4）基于混合存储模式的高速复杂序列波形合成模块设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状和发展趋势 |
| 1.2.1 改进序列合成架构 |
| 1.2.2 提高指令个数 |
| 1.2.3 产品指标调研 |
| 1.3 本论文主要研究内容 |
| 1.4 本论文章节安排 |
| 第二章 序列合成技术研究 |
| 2.1 直接数字波形合成方法研究 |
| 2.2 序列合成方法研究 |
| 2.2.1 传统序列合成方法研究 |
| 2.2.2 基于混合存储的序列合成方法研究 |
| 2.3 序列合成影响因素分析 |
| 2.3.1 提高采样率影响因素分析 |
| 2.3.2 提高序列输出个数影响因素分析 |
| 2.4 本章小结 |
| 第三章 总体方案设计 |
| 3.1 硬件平台介绍 |
| 3.2 方案设计 |
| 3.2.1 序列合成方案设计 |
| 3.2.2 波形数据输出缓冲方案设计 |
| 3.2.3 降低指令读取延迟方案设计 |
| 3.2.4 降低指令执行时间方案设计 |
| 3.2.5 总体方案设计 |
| 3.3 本章小结 |
| 第四章 序列合成模块逻辑电路设计 |
| 4.1 序列指令集设计 |
| 4.2 逻辑电路总体方案设计 |
| 4.3 数据写入模块设计 |
| 4.3.1 波形和指令写入模块设计 |
| 4.3.2 控制寄存器写入模块设计 |
| 4.4 波形数据读出控制模块设计 |
| 4.4.1 DMA控制模块设计 |
| 4.4.2 DMA描述符链更新过程介绍 |
| 4.5 指令缓冲器模块设计 |
| 4.5.1 基本原理及替换算法 |
| 4.5.2 指令缓冲器逻辑电路设计 |
| 4.6 序列合成处理器设计 |
| 4.6.1 指令读取与译码模块设计 |
| 4.6.2 描述符生成模块设计 |
| 4.7 本章小结 |
| 第五章 测试结果与分析 |
| 5.1 测试平台介绍 |
| 5.2 序列波形输出测试 |
| 5.2.1 采样率测试 |
| 5.2.2 波形段长度测试 |
| 5.2.3 波形粒度测试 |
| 5.2.4 重复次数测试 |
| 5.2.5 最大序列输出个数测试 |
| 5.3 本章小结 |
| 第六章 工作总结及展望 |
| 6.1 全文总结 |
| 6.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录一 硬件平台实物图 |
| 附录二 关键部分逻辑电路代码 |
| 攻读硕士学位期间取得的成果 |
（5）基于DDWS技术的飞机270 V直流畸变标准信号源设计（论文提纲范文）
| 0 引言 |
| 1 标准信号源主要技术要求 |
| 2 标准信号源的工作原理及设计 |
| 2.1 基于DDWS技术的信号发生器设计 |
| 2.1.1 直接数字频率合成 |
| 2.1.2 直接数字波形合成 |
| 2.2 宽带线性功率放大器设计 |
| 3 标准信号源测试 |
| 4 结束语 |
（6）可集成在心脏起搏器中的高可靠性检测系统设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 本文创新工作点 |
| 1.4 本文章节安排 |
| 第二章 心脏起搏器检测技术理论基础 |
| 2.1 心脏起搏器 |
| 2.1.1 心脏起搏器简介 |
| 2.1.2 心脏起搏器的原理与构造 |
| 2.1.3 心脏起搏器电路结构 |
| 2.2 心电图仪检测原理 |
| 2.2.1 心电图仪简介 |
| 2.2.2 系统结构与硬件电路 |
| 2.2.3 数字心电信号处理 |
| 2.2.4 基于TMS320F2812 的嵌入式软件 |
| 2.3 生物阻抗检测原理 |
| 2.3.1 心脏阻力测量简介 |
| 2.3.2 检测系统架构与电路结构 |
| 2.4 本章小结 |
| 第三章 可植入起搏器中高可靠性检测系统设计 |
| 3.1 本文的起搏器检测系统设计 |
| 3.2 电极接口电路 |
| 3.3 微电流源电路 |
| 3.3.1 恒流源电路 |
| 3.3.2 电流镜电路 |
| 3.4 时序控制开关电容电路 |
| 3.4.1 采样模式等效电路结构 |
| 3.4.2 放大模式等效电路结构 |
| 3.4.3 共源共栅差动对电路结构 |
| 3.5 模数转换器 |
| 3.6 微控制器与显示输出 |
| 3.7 本章小结 |
| 第四章 电路仿真及结果分析 |
| 4.1 微电流源模块仿真 |
| 4.2 采样信号模块仿真 |
| 4.3 时序控制开关电容模块仿真 |
| 4.4 数字信号仿真 |
| 4.5 实验测试结果 |
| 4.6 本章小结 |
| 第五章 总结与展望 |
| 5.1 工作总结 |
| 5.2 展望 |
| 参考文献 |
| 附录 |
| 攻读硕士学位期间的学术活动及成果情况 |
| 1 )参加的学术交流与科研项目 |
| 2 )发表的学术论文(含专利和软件着作权) |
（7）ADC动态参数多音测试方法的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究现状和发展态势 |
| 1.3 课题研究内容与主要任务 |
| 1.4 本论文的结构安排 |
| 第二章 ADC多音测试方法的研究 |
| 2.1 标准ADC动态特性参数测试方法 |
| 2.1.1 正弦波测试法原理分析 |
| 2.1.2 正弦波测试法存在的问题 |
| 2.2 ADC多音测试方法 |
| 2.2.1 多音测试方法原理分析 |
| 2.2.2 动态特性指标计算推导 |
| 2.2.3 多音测试方法的优点与局限性 |
| 2.3 本章小结 |
| 第三章 测试信号选取和生成方法的研究与设计 |
| 3.1 测试信号影响分析 |
| 3.1.1 对ADC测试信号选取的影响 |
| 3.1.2 对ADC测试输出的影响 |
| 3.2 测试信号选取方法 |
| 3.2.1 相干采样定理应用 |
| 3.2.2 选取测试频点的其他考虑因素 |
| 3.3 测试信号生成方法 |
| 3.4 本章小结 |
| 第四章 补偿校正算法的研究、设计与实现 |
| 4.1 多音测试方法下的频谱特征分析 |
| 4.2 基于频谱特征的补偿校正算法 |
| 4.3 基于多音信号波峰因数的补偿校正算法 |
| 4.4 测试程序设计 |
| 4.4.1 测试信号生成程序设计 |
| 4.4.2 测试数据分析及补偿算法程序设计 |
| 4.5 本章小结 |
| 第五章 验证测试方案设计与测试数据分析 |
| 5.1 针对AD9652 的验证测试方案设计 |
| 5.2 测试结果分析 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（8）0～10GHz任意波形发生器关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究工作的背景概述与意义 |
| 1.2 国内外研究现状与发展趋势 |
| 1.3 本文的主要工作及技术方法 |
| 1.4 本论文的结构安排 |
| 第二章 DDS技术的原理和实现 |
| 2.1 DDFS的构造和原理 |
| 2.2 DDWS的构造和原理 |
| 2.3 DDS的应用分析和波形发生 |
| 2.4 杂散因素分析 |
| 第三章 DAC基本原理和本课题新型DAC分析 |
| 3.1 DAC的基本原理和分类 |
| 3.2 DAC性能指标 |
| 3.3 电流舵DAC的工作机理和特点 |
| 3.4 本课题新型结构DAC的工作机理和特点 |
| 3.4.1 多路内插技术的原理和实现 |
| 3.4.2 新型DAC单元的功能模块说明 |
| 3.4.3 新型DAC单元各模块的电路实现 |
| 3.4.4 新型DAC单元的整体电路结构 |
| 3.4.5 新型DAC单元的两种工作模式 |
| 3.4.6 新型DAC单元的电路优化 |
| 第四章 新型DAC关键模块和指标分析 |
| 4.1 MOS电流源晶体管设计 |
| 4.1.1 MOS电流源的匹配问题 |
| 4.1.2 MOS电流源的gm/I_D设计方法 |
| 4.2 DAC的 SFDR指标分析 |
| 4.3 DAC的开关非理想效应分析 |
| 4.4 DAC的数字编码实现 |
| 第五章 整体电路的硬件实现和仿真测试 |
| 5.1 关键电路仿真测试和版图设计 |
| 5.1.1 偏置电路 |
| 5.1.2 高速数据和时钟同步设计 |
| 5.1.4 版图布局 |
| 5.1.5 DAC电流源阵列版图 |
| 5.2 工作模式配置和基本功能测试 |
| 5.3 FPGA设置和整体功能实现 |
| 第六章 总结与展望 |
| 6.1 论文总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
| 附录 10位DEM译码的Verilog代码 |
（9）多导睡眠生物电信号监测与评估系统的设计与实现（论文提纲范文）
| 摘要 |
| Absrtact |
| 第1章 绪论 |
| 1.1 课题背景及其研究意义 |
| 1.2 多导睡眠生物电信号监测与评估系统国内外研究现状 |
| 1.3 本文的主要研究内容和结构安排 |
| 第2章 系统总体设计方案分析 |
| 2.1 系统需求分析 |
| 2.2 系统总体设计及实施方案 |
| 2.2.1 多导睡眠生物电信号监测系统的总体方案 |
| 2.2.2 高精度生物电信号源的总体设计方案 |
| 2.3 应用的关键技术 |
| 2.3.1 人体生物电信号模型 |
| 2.3.2 脑电信号噪声抑制技术 |
| 2.3.3 DDS技术 |
| 2.4 本章小结 |
| 第3章 多导睡眠生物电信号监测系统设计 |
| 3.1 电源管理部分 |
| 3.2 模拟设计部分 |
| 3.2.1 噪声分析及低噪声设计 |
| 3.2.2 模拟前端电路 |
| 3.2.3 ADC采集电路 |
| 3.2.4 右腿驱动电路 |
| 3.2.5 阻抗检测电路 |
| 3.3 数字设计部分 |
| 3.4 接口安全保护 |
| 3.5 本章小结 |
| 第4章 高精度生物电信号源设计 |
| 4.1 高精度生物电信号源的硬件部分 |
| 4.1.1 电源模块电路 |
| 4.1.2 FPGA配置电路及时钟复位电路 |
| 4.1.3 DDR3模块 |
| 4.1.4 D/A转换模块 |
| 4.1.5 滤波模块 |
| 4.1.6 程控人体阻抗网络模块 |
| 4.2 高精度生物电信号源的软件部分 |
| 4.2.1 基于Quartus软件实现的数字接口平台 |
| 4.2.2 基于Eclipse软件实现的软核平台 |
| 4.3 本章小结 |
| 第5章 系统测试和验证 |
| 5.1 系统开发和调试 |
| 5.1.1 系统开发 |
| 5.1.2 系统调试 |
| 5.2 信号源性能测试和验证 |
| 5.2.1 输出信号一致性测试 |
| 5.2.2 输出信号幅度平坦度测试 |
| 5.2.3 生物电信号回放测试 |
| 5.2.4 热成像测试 |
| 5.3 监测系统性能测试和验证 |
| 5.3.1 噪声水平测试 |
| 5.3.2 共模抑制比测试 |
| 5.3.3 输入阻抗测试 |
| 5.3.4 通频带宽测试 |
| 5.3.5 耐极化电压测试 |
| 5.4 睡眠生物电信号采集实验及结果分析 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间承担的科研任务与主要成果 |
| 致谢 |
（10）量子调控用多通道同步任意波形合成模块设计及实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题研究背景及研究意义 |
| 1.2 任意波形合成研究热点 |
| 1.3 任意波形发生器合成脉冲信号现状 |
| 1.4 本论文主要内容 |
| 第2章 任意波形合成模块总体方案设计 |
| 2.1 多通道量子芯片测控系统 |
| 2.1.1 测控系统工作流程简介 |
| 2.1.2 测控系统组成 |
| 2.2 直接数字合成技术 |
| 2.2.1 直接数字频率合成技术 |
| 2.2.2 直接数字波形合成技术 |
| 2.3 需求分析与设计指标 |
| 2.4 任意波形合成模块设计方案 |
| 2.4.1 功能实现方案 |
| 2.4.2 结构设计方案 |
| 2.5 多通道同步实现方案 |
| 2.5.1 通道间不同步输出原因分析 |
| 2.5.2 多通道输出同步方案 |
| 2.6 本章小结 |
| 第3章 硬件电路设计 |
| 3.1 AD9739外围电路设计 |
| 3.1.1 FPGA与AD9739接口设计 |
| 3.1.2 时钟同步方案与同步电路 |
| 3.2 时钟电路 |
| 3.3 电源系统设计 |
| 3.3.1 电源需求 |
| 3.3.2 电源系统与电源电路 |
| 3.4 调理电路设计 |
| 3.4.1 DAC输出接口 |
| 3.4.2 滤波电路设计 |
| 3.5 通信接口电路设计 |
| 3.5.1 串口通信电路 |
| 3.5.2 以太网接口电路 |
| 3.5.3 FPGA配置电路 |
| 3.6 PCB设计 |
| 3.6.1 PCB叠层结构 |
| 3.6.2 PCB走线设计 |
| 3.7 本章小结 |
| 第4章 底层软件设计及实现 |
| 4.1 FPGA内部时钟关系 |
| 4.1.1 跨时钟域处理 |
| 4.1.2 时钟域划分 |
| 4.2 FPGA内部时序约束 |
| 4.2.1 时钟约束 |
| 4.2.2 寄存器位置约束 |
| 4.3 波形播放通路模块 |
| 4.3.1 通路地址产生模块 |
| 4.3.2 数据整理模块 |
| 4.3.3 并串转换模块 |
| 4.4 触发延时模块 |
| 4.5 K7-V7通信模块 |
| 4.6 芯片控制模块设计 |
| 4.6.1 AD9739控制模块 |
| 4.6.2 AD7416控制模块 |
| 4.7 串口收发模块设计 |
| 4.7.1 接收模块 |
| 4.7.2 发送模块 |
| 4.8 UDP波形接收模块 |
| 4.9 本章小结 |
| 第5章 功能测试和分析 |
| 5.1 实物展示 |
| 5.2 波形生成测试 |
| 5.2.1 生成波形种类测试 |
| 5.2.2 脉冲信号测试 |
| 5.2.3 通道间同步精度测量 |
| 5.3 调试中的问题及解决办法 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及科研成果 |
四、基于数字波形合成技术的标准工频信号源（论文参考文献）
- [1]X波段全固态全相参脉冲雷达前端的设计与实现[D]. 马会闯. 南京信息工程大学, 2021(01)
- [2]一种双通道高采样率波形合成技术的设计实现[D]. 赵若妤. 电子科技大学, 2021(01)
- [3]低杂散任意波形发生器硬件电路设计[D]. 巩佳宁. 电子科技大学, 2021(01)
- [4]基于混合存储模式的高速复杂序列波形合成模块设计[D]. 王震. 电子科技大学, 2021(01)
- [5]基于DDWS技术的飞机270 V直流畸变标准信号源设计[J]. 侯毅,柴艳丽,程勤. 计测技术, 2021(02)
- [6]可集成在心脏起搏器中的高可靠性检测系统设计[D]. 陶旭峰. 合肥工业大学, 2021(02)
- [7]ADC动态参数多音测试方法的研究与实现[D]. 陶特权. 电子科技大学, 2020(08)
- [8]0～10GHz任意波形发生器关键技术研究[D]. 朱海鹏. 西安电子科技大学, 2020(05)
- [9]多导睡眠生物电信号监测与评估系统的设计与实现[D]. 屈胜平. 燕山大学, 2020(01)
- [10]量子调控用多通道同步任意波形合成模块设计及实现[D]. 唐宝权. 西南石油大学, 2019(06)