一种新型基于CPLD的多通道数据采集卡的设计与实现

论文摘要

数据采集系统在工业测控以及信号与信息处理领域中被广泛应用。在许多传统的多路数据采集系统中,所有通道都同时工作,并且所有通道只能以同样的速率进行采样。然而,在很多情况下,输入信号的速率有高有低,由于总采样带宽有限,因此采用这种单一的工作模式在很多情况下会造成系统采样带宽的浪费。本文针对该缺陷,设计了一种以CPLD(复杂可编成逻辑器件)为核心控制器件,基于PCI总线的多通道数据采集系统。该系统的特点在于能够对所有输入通道,根据待测输入信号的频率,对不同的采样通道配置与待测信号匹配的采样率进行分组采样,并且能够根据需要使能采样通道,使得系统采样带宽利用率得到最大化。本文以采集卡对环境适应能力为重点,以实际项目为背景,提出了整个系统的设计方案。文中首先介绍了项目背景,以及该领域国内外研究现状;接着提出了系统的整体架构,以及选用该架构的原因;之后划分系统硬件模块,并通过分别对各个硬件模块功能以及主要芯片的介绍搭建了系统的硬件平台。本文第三章介绍了系统核心控制构件CPLD的内部模块划分,模块功能,并详细阐述了该设计的核心:“可抢占通道扫描算法”。接着在PCI驱动程序开发中,首先介绍了如何对PCI控制芯片进行初始化,之后在比较三种常用驱动程序开发工具的基础上,选择了Windriver作为本次驱动程序的开发工具,给出了Windriver开发驱动程序的开发步骤,同时特别关注了对系统传输效率具有决定性影响的PCI中断响应以及中断服务程序。其后介绍了对整个系统进行的算法级仿真以及使用各种工具对系统硬件做出的仿真与测试。测试结果表明该数据采集卡基本达到了设计指标要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 数据采集系统的研究现状
• 1.2 项目背景
• 1.3 数据采集卡主要设计指标
• 1.4 论文的主要内容和结构安排
• 第二章 系统硬件结构设计
• 2.1 几种常用多通道数据采集系统结构比较
• 2.1.1 信号输入通道
• 2.1.2 核心控制器
• 2.1.3 通信总线
• 2.1.4 项目特点及结构定型依据
• 2.2 系统总体结构与外围硬件
• 2.2.1 模拟多路选择器（MUX）
• 2.2.2 可编程放大器
• 2.2.3 模/数转换器（ADC）
• 2.2.4 FIFO 缓冲控制器
• 2.3 CPLD 控制器
• 2.3.1 MAX II 系列CPLD 主要特性
• 2.3.2 MAXII CPLD 功能简介
• 2.3.3 JTAG 接口外围电路
• 2.3.4 CPLD 在本系统中的位置
• 2.4 PCI 总线接口
• 2.4.1 PCI 总线的结构
• 2.4.2 PCI 总线操作
• 2.4.3 PCI 总线的配置空间
• 2.4.4 PCI 接口芯片 PCI9052
• 2.5 硬件设计与调试小结
• 第三章 CPLD 设计
• 3.1 CPLD 及其开发流程
• 3.1.1 FPGA/CPLD 技术简介
• 3.1.2 CPLD 的常用开发工具
• 3.1.3 CPLD 的设计流程
• 3.2 CPLD 内部模块结构
• 3.3 CPLD 内部寄存器组
• 3.3.1 采样通道配置寄存器组
• 3.3.2 控制寄存器组
• 3.4 CPLD 局部总线控制模块
• 3.4.1 PCI 写控制模块
• 3.4.2 PCI 读控制模块
• 3.5 CPLD 主控制逻辑模块
• 3.5.1 分频器
• 3.5.2 采样率发生器
• 3.5.3 通道扫描模块
• 3.5.4 协调模块
• 3.5.5 帧头编码模块
• 3.6 CPLD 设计小结
• 第四章 PCI 驱动程序设计
• 4.1 PCI 控制芯片的配置
• 4.1.1 配置EEPROM
• 4.1.2 配置 PCI9052 内部寄存器
• 4.2 PCI 驱动开发工具WinDriver
• 4.2.1 WinDriver 体系结构
• 4.2.2 WinDriver 驱动开发步骤
• 4.2.3 WinDriver 驱动程序设计
• 4.3 PCI 中断处理
• 4.3.1 中断与轮询
• 4.3.2 PCI 中断过程
• 4.3.3 中断响应
• 4.4 PCI 驱动程序开发小结
• 第五章 系统仿真以及性能测试
• 5.1 仿真测试方案及流程
• 5.2 CPLD 系统功能验证
• 5.3 PLXMON 硬件功能测试
• 5.4 PCI 中断测试
• 5.5 系统调试与测试小结
• 第六章 结论与展望
• 参考文献
• 致谢
• 个人简历以及攻读硕士学位期间的研究成果
• 附录