高性能浮点加法器的研究与设计

论文摘要

随着信息应用领域对数据运算精度要求的不断提高和数值运算范围的不断扩大，现代微处理器中，浮点运算单元（Floating-point Unit，FPU）的研究显得越来越重要。根据相关技术报告，浮点运算中55%以上是浮点加法运算。因此，浮点加法是使用频率最高的浮点运算，浮点加法器也成为微处理器、现代信号处理系统中最重要的部件之一。IEEE-754标准中浮点数定义的复杂性使得硬件实现浮点加法操作的速度远低于定点数。本文在传统浮点加法器串行计算结构的基础上，讨论了并行计算的双通道算法，改进的双通道算法等结构。在双通道结构中，分析研究前导1（前导0）预测算法，桶形移位器等关键结构和模块。在深入研究和分析这些关键结构和模块之后，总体上确定了以双通道算法为本文所设计的浮点加法器的结构。在前导1预测的模块中，以预编码逻辑为基础，对预编码进行前导1检测。此外，移位器使用纯组合逻辑电路的桶形移位器，以避免使用移位寄存器逻辑电路所带来的延时。定点加法器作为浮点加法运算中不可或缺的模块之一，很大程度上制约着浮点加法器的性能。本文在定点加法器部分，在传统并行前缀加法器原有的结构基础上，介绍了一种高速的Ling进位加法器，并且提出了一种基于Ling加法器的逻辑电路层次结构上的改进的加法器。实验数据表明，本文设计的改进32位Ling加法器比传统32位并行前缀Ling加法器延时降低了约18%，同时面积上也减小了20%左右。本文使用一个24位的改进Ling加法器用于浮点加法器的尾数运算模块中，使得优化后的浮点加法器延时进一步减小。论文完成了浮点加法器从体系结构选择、算法研究到可综合的代码编写、仿真综合等一系列工作。所有的设计均使用VerilogHDL语言作为设计输入，所有的数据均在Synopsys的DC下进行综合得到。实验结果表明，本文设计的浮点加法器可以高效地、正确地完成浮点加法运算，达到了预期的目标。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题的研究意义
• 1.2 课题的研究历史与现状
• 1.2.1 研究历史
• 1.2.2 最新研究动态及趋势
• 1.3 本文的主要研究工作和内容安排
• 第二章 浮点运算的基本原理
• 2.1 数值的表示方法
• 2.2 IEEE-754 二进制浮点算术标准
• 2.2.1 基本存储格式
• 2.2.2 单精度浮点数
• 2.2.3 双精度浮点数
• 2.2.4 扩展双精度浮点数（SPARC）
• 2.2.5 扩展双精度浮点数（x86）
• 2.3 基本算法
• 第三章 浮点加法运算的算法研究
• 3.1 传统浮点加法算法
• 3.2 Two-Path（双通道）算法及其改进算法
• 3.2.1 Two-Path 算法
• 3.2.2 改进的 Two-Path 算法
• 3.3 前导预测算法
• 3.3.1 前导 0 预测算法
• 3.3.2 前导 1 预测算法
• 3.4 舍入逻辑
• 3.5 移位模块
• 第四章 定点加法模块的研究与设计
• 4.1 基本加法器运算原理
• 4.1.1 基本加法原理介绍
• 4.1.2 行波进位加法器
• 4.2 经典加法器
• 4.2.1 进位跳跃加法器
• 4.2.2 进位选择加法器
• 4.2.3 超前进位加法器
• 4.3 并行前缀加法运算
• 4.3.1 Brent-Kung 树
• 4.3.2 Kogge-Stone 树
• 4.3.3 Han-Carlson 树
• 4.3.4 Sklansky 树
• 4.3.5 Ling 加法器
• 4.4 本章小结
• 第五章 浮点加法器的设计实现与综合验证
• 5.1 设计方法与设计流程
• 5.1.1 自顶向下（Top-Down）设计方法
• 5.1.2 集成电路设计流程
• 5.2 浮点加法器及关键模块的设计实现与仿真
• 5.2.1 浮点加法器整体设计
• 5.2.2 前导 1 预测模块
• 5.2.3 桶形移位模块
• 5.2.4 尾数加法模块
• 5.3 浮点加法器的综合
• 5.3.1 逻辑综合
• 5.3.2 综合结果
• 5.4 本章小结
• 第六章 总结与展望
• 6.1 全文总结
• 6.2 工作展望
• 参考文献
• 致谢
• 在学期间的研究成果及发表的学术论文