基于多CORDIC核结构的直接数字频率合成器设计

论文摘要

几乎所有的复杂电子系统中,均需要一个稳定、精确的频率源。随着现代通信、雷达、电子对抗等技术的发展,要求宽频带、高分辨率、捷变频、高稳定度的频率合成器。本文在充分总结前人对频率合成技术研究的基础上,提出一种多CORDIC核结构的直接数字频率合成器,并对其进行了系统级和RTL级的仿真。为了体现新结构的性能优点,将多CORDIC核结构直接数字频率合成器和传统单CORDIC核结构直接数字频率合成器的部分性能参数进行了比较。比较的结果表明,多CORDIC核结构的直接数字频率合成器输出频率带宽为单个CORDIC核结构直接数字频率合成器输出频率带宽的n倍(n为CORDIC核个数),而且在低频段也能大大改善输出频率性能。多CORDIC核结构的直接数字频率合成器为了达到较宽的输出频率带宽,必然要求电路时钟频率较高,因此采用全定制ASIC实现是最佳方案。但由于全定制ASIC流片成本高,设计周期长,故只采用FPGA对多CORDIC核结构直接数字频率合成器的数字部分进行了验证。最后,使用片上在线逻辑分析工具Chipscope对FGPA输出结果进行了测试,测试结果满足要求。系统仿真和FPGA验证结果均表明,多CORDIC核结构直接数字频率合成器能够大大改善频率合成器性能。

论文目录

• 摘要
• Abstract
• 1 绪论
• 1.1 频率合成技术发展概述
• 1.2 DDS技术现状和发展趋势
• 1.3 本文主要工作和内容安排
• 2 基于CORDIC算法DDS原理
• 2.1 CORDIC算法原理
• 2.2 基于CORDIC算法的DDS结构
• 2.3 基于CORDIC算法DDS性能分析
• 2.4 本章小结
• 3 多CORDIC核结构DDS原理
• 3.1 相位累加阵列
• 3.2 相位映射算法
• 3.3 多CORDIC核并行计算原理
• 3.4 高速并串转换单元
• 3.5 DAC的设计
• 3.6 低通滤波器设计
• 3.7 杂散来源及杂散抑制算法
• 3.8 本章小结
• 4 多CORDIC核结构的DDS的仿真与分析
• 4.1 相位映射算法仿真
• 4.2 杂散抑制算法仿真
• 4.3 多CORDIC核结构DDS低频段性能仿真
• 4.4 多CORDIC核结构DDS高频段性能仿真
• 4.5 本章小结
• 5 多CORDIC核结构DDS数字部分FPGA实现
• 5.1 FPGA验证平台简介
• 5.2 功能仿真
• 5.3 逻辑综合
• 5.4 后仿真
• 5.5 测试结果
• 5.6 本章小结
• 6 结论与展望
• 致谢
• 参考文献
• 附录1 攻读硕士学位期间发表的论文