论文摘要
通用串行总线(USB)是一种计算机外围串行通信接口标准,具有热插拨、即插即用、数据传输可靠、扩展方便、低成本等优点。USB OTG规范提出了脱离PC和外设之间互连的概念,它将USB的应用带到了嵌入式领域。OTG控制器模块是OTG USB2.0 IP的核心模块。它通过HNP(主从交换)协议和SRP(对话请求)协议,实现嵌入式USB设备在主机和设备之间的角色转换。高速主机控制器模块是当双角色设备作为主机使用时的重要模块,USB主机是USB总线的核心部分,它负责管理整个USB总线的所有信息,发动所有传输。本文首先介绍了OTG USB2.0 IP设计的整体结构,软硬件划分,存储和数据传输方式。并对基本的USB2.0协议以及UTMI协议的核心部分进行概述。本文研究了OTG补充规范,根据协议进行OTG控制器的软硬件划分,并完成了硬件部分的RTL设计和验证。本文研究了EHCI协议和飞利浦ISP1761芯片,结合本IP和MCU之间的非总线连接特点,设计出更符合本IP的更简洁的高速主机控制器数据调度方法,同样进行合理的软硬件划分,并完成了硬件部分的RTL设计和验证。本IP采用Synopsys公司的USB系列VIP辅助验证,并采用Altera公司的FPGA作为最终实现,本文最后给出了系统验证和测试的环境以及结果。本论文以“OTG USB2.0 IP核设计课题”为背景,研究成果具有一定的工程价值。
论文目录
摘要ABSTRACT第一章 引言1.1 USBOTG技术发展概论1.2 论文研究的目的和意义1.3 本论文的主要工作第二章 OTG USB2.0 IP总述2.1 USB2.0 OTG协议原理2.1.1 USB的体系结构2.1.1.1 功能层2.1.1.2 USB设备层2.1.1.3 USB总线接口层2.1.2 USB2.0链路原理2.1.2.1 数据传输的基本单位-包2.1.2.2 传输类型2.1.3 UTMI协议简述2.1.3.1 UTMI重要接口信号2.1.3.2 UTMI重要接口时序2.1.4 OTG 1.0协议简述2.1.4.1 SRP协议2.1.4.2 HNP协议2.2 IP的系统设计2.2.1 IP的软件设计2.2.2 IP的硬件设计2.2.2.1 系统存储设计2.2.2.2 中断设计2.2.2.3 数据访问模式设计2.3 本章小结第三章 USB2.0高速主机控制器的设计与实现3.1 EHCI协议传输策略及其改进3.2 URB-HTD链表结构3.2.1 USB请求块-URB3.2.2 HTD传输描述符3.3 HTD链表调度3.4 高速主机控制器的硬件RTL设计3.4.1 全局控制模块-EGC3.4.1.1 复位控制3.4.1.2 帧边界控制3.4.1.3 EHC系统运行和停止控制3.4.2 链表:处理模块-ELP3.4.2.1 ELP和ESIE之间的信息传递3.4.2.2 HTD的调度3.4.2.3 HTD的有效性检查3.4.2.4 差错控制3.4.3 串行接口引擎模块-ESIE3.4.3.1 封包模块-PA3.4.3.2 拆包模块-PD3.4.3.3 主控模块-PE3.4.4 高速根集线器模块-ERH3.4.5 存储器控制模块-EMC3.5 RTL验证及仿真结果分析3.5.1 验证平台3.5.2 仿真结果3.6 本章小结第四章 USB2.0 O'TG控制器的设计与实现4.1 设计综述4.1.1 OTG协议电气原理4.1.2 状态转移图4.1.3 状态机参数4.1.4 设计架构4.2 OTG控制器的硬件RTL设计4.2.1 定时器实现4.2.2 SRP过程4.2.3 HNP过程4.2.4 主从切换4.3 RTL验证及仿真结果分析4.4 本章小结第五章 OTG USB2.0 IP验证及测试5.1 OTG USB2.0 EDA验证5.1.1 EDA验证环境5.1.1.1 验证平台5.1.1.2 层次结构5.1.2 EDA验证结果5.2 OTG USB2.0 FPGA测试5.2.1 FPGA测试环境5.2.2 FPGA硬件测试平台5.2.3 FPGA测试结果5.3 本章小结第六章 结论与展望6.1 结论6.2 未来展望致谢参考文献个人简历、在学期间的研究成果及发表的学术论文
相关论文文献
标签：控制器论文; 高速主机控制器论文; 设计论文;
基于EHCI协议的OTG USB2.0 FPGA设计与实现
下载Doc文档