论文题目: 面向微处理器设计的动态二进制翻译技术研究
论文类型: 博士论文
论文专业: 计算机科学与技术
作者: 曹宏嘉
导师: 周兴铭
关键词: 二进制代码兼容,微处理器体系结构,二进制翻译,翻译单元构造,动态优化,并行处理,模拟器
文献来源: 国防科学技术大学
发表年度: 2005
论文摘要: 微处理器是计算机系统中的核心部件。借助微电子工艺和体系结构技术的进步,微处理器的性能获得了飞速提升。微处理器在各个领域的应用取得了巨大的发展和成功,产生了良好的经济效益和社会效益。 随着应用软件的不断积累,二进制代码兼容已经成为微处理器能否具有生命力的关键问题。解决二进制代码兼容问题是处理器必须实现的目标之一,也是限制新体系结构技术在微处理器设计中应用的重要障碍。新兴的动态二进制翻译技术与微处理器设计相结合,通过在硬件核心上运行翻译软件实现指令集体系结构,可以有效地解决二进制代码兼容问题,为微处理器设计提供了一条新的思路。这种处理器设计模式可以降低对微电子制造工艺和设计水平的要求,特别适合我国国情。 本文在全面深入了解当前二进制翻译处理器与相关技术研究现状的基础上,展开对面向微处理器设计的动态二进制翻译技术的研究。在有适当硬件支持的二进制翻译处理器模型基础上,研究了动态适应程序执行行为以提高二进制翻译处理器性能的翻译单元构造算法与多级优化框架,以及动态二进制翻译中的线程级并行性开发,实现了二进制翻译原型系统。主要的工作与创新点包括: 1.全面深入地研究了国际上微处理器与动态二进制翻译技术的研究现状,针对几个对二进制翻译处理器研究有重要影响的项目,总结分析它们的特点与不足。结合二进制翻译处理器的执行机制,对二进制翻译处理器的设计目标进行了分析。 2.在分析二进制翻译处理器设计目标的基础上,提出一个具有适当硬件支持的二进制翻译处理器模型Transtar。Transtar由底层的硬件处理核心Transtar Core与运行在其上的翻译软件层TSL组成。其中,Transtar Core是一个超长指令字结构的精简处理器内核,为支持二进制翻译设置了适当的辅助硬件。TSL将源体系结构资源映射到Transtar Core上,并将源结构IA-32指令转换为底层Transtar Core的VLIW指令执行。 3.提出了自适应翻译单元构造算法ATUC。翻译单元的选取将决定程序中哪些代码被翻译,对系统的性能有重要影响。ATUC在硬件连续提交地址检测缓冲的辅助下,持续监测应用程序翻译后代码的执行,并根据其特性构造合适长度的翻译单元Trace,以确保翻译后代码执行的成功率,并尽可能提高翻译后目标代码的效率,同时只引入很低的profile开销和硬件支持开销。
论文目录:
摘要
Abstract
第一章 绪论
§1．1 课题研究背景
1．1．1 微处理器体系结构研究的机遇和挑战
1．1．2 我国微处理器发展面临的问题
§1．2 动态二进制翻译技术
§1．3 动态优化技术
§1．4 本文的工作
§1．5 本文的结构
第二章 相关研究现状
§2．1 DAISY/BOA系统
§2．2 Crusoe处理器
§2．3 Aries和IA-32 EL
§2．4 Dynamo动态优化系统
§2．5 JIT编译技术
§2．6 小结
第三章 二进制翻译处理器设计
§3．1 BTP的设计目标
3．1．1 兼容性
3．1．2 高性能
§3．2 Transtar的结构
3．2．1 TranstarCore的结构
3．2．2 TranstarCore的指令
§3．3 体系结构资源映射
3．3．1 寄存器映射
3．3．2 存储管理机制映射
3．3．3 指令原子性与精确异常
§3．4 TSL的执行流程
§3．5 小结
第四章 自适应翻译单元构造
§4．1 翻译单元构造对系统性能的影响
§4．2 ATUC算法的整体框架
§4．3 热点Trace预测
§4．4 程序执行特性监测与适应
§4．5 实验模拟与性能分析
4．5．1 实验环境
4．5．2 实验结果与分析
§4．6 小结
第五章 多级自适应动态优化
§5．1 动态优化的成本收益分析
5．1．1 运行期动态优化
5．1．2 动态优化的成本与收益
§5．2 多级自适应动态优化
5．2．1 多级优化分析
5．2．2 多级自适应动态优化框架
5．2．3 热点阈值估算
§5．3 分析与实验模拟
§5．4 小结
第六章 并行动态二进制翻译
§6．1 并行动态二进制翻译模型
6．1．1 DBT中的线程级并行
6．1．2 Transtar-Para模型
§6．2 协同profile机制
§6．3 目标代码缓存维护
6．3．1 SMC检测与处理
§6．4 分析与模拟验证
§6．5 小结
第七章 原型系统设计与实现
§7．1 用户级代码翻译系统
7．1．1 总体结构
7．1．2 与OS的接口
7．1．3 代码翻译过程
7．1．4 目标结构指令编码设计
7．1．5 目标结构模拟器设计
§7．2 整系统并行翻译系统
7．2．1 总体结构
7．2．2 系统级问题
§7．3 小结
第八章 结束语
§8．1 所作的工作与创新
§8．2 未来的研究方向
攻读博士学位期间所发表的论文
致谢
参考文献表
附录A TransBochs程序清单
发布时间: 2005-11-07
参考文献
- [1].32位RISC微处理器设计研究[D]. 夏军.华中科技大学2004
- [2].异步嵌入式微处理器设计与分析关键技术研究[D]. 王蕾.国防科学技术大学2006
- [3].数据驱动异步微处理器设计关键技术研究[D]. 任洪广.国防科学技术大学2012
相关论文
- [1].低功耗微处理器体系结构的研究与设计[D]. 杨波.西北工业大学2002
- [2].32位高性能嵌入式向量微处理器关键技术的研究与实现[D]. 陆洪毅.中国人民解放军国防科学技术大学2002
- [3].RISC/DSP处理器的结构、微结构设计研究[D]. 周莉.浙江大学2004
- [4].低功耗嵌入式微处理器的VLSI设计研究[D]. 李侠.复旦大学2004
- [5].32位RISC微处理器设计研究[D]. 夏军.华中科技大学2004
- [6].高性能嵌入式RISC微处理器核设计研究[D]. 姚英彪.浙江大学2006
- [7].二进制翻译关键技术研究[D]. 马湘宁.中国科学院研究生院（计算技术研究所）2004
- [8].微处理器性能分析与优化[D]. 张福新.中国科学院研究生院（计算技术研究所）2005
标签：二进制代码兼容论文; 微处理器体系结构论文; 二进制翻译论文; 翻译单元构造论文; 动态优化论文; 并行处理论文; 模拟器论文;