论文摘要
目前，锁相技术已经在许多领域内得到广泛的应用，如数字电视高频调谐器。当前的高频调谐器多采用以锁相环(PLL)技术为基础的锁相频率合成器，与以往的电视调谐器相比，采用锁相频率合成器的调谐器具有稳定度高及频率调节范围宽等优点。本文在前人研究的基础上就锁相式频率合成器及附属的可编程分频器作了一个比较系统的研究与总结。首先，介绍了数字电视相关的背景知识，阐述了锁相式频率合成器与分频器的发展现状。其次描述了锁相环路及频率合成的基本工作原理，分析了锁相环路的主要性能。深入讨论了锁相环路的参数模型。随后更进一步的对PLL环路性能和环路滤波器性能之间的关系作了理论分析。同时讲述了频率合成的主要拓扑结构及主要实现方法，及可编程分频器的主要拓扑结构与运用模拟化技术实现的单元结构，同时对单元结构不同的模拟化技术手段进行比较，阐述各种技术手段的优缺点，并指出各种技术手段相应的运用范围。第三是按照调谐器的总体设计要求，根据选择的环路电路拓扑结构，通过建立的模型，初步设定锁相式频率合成器的基本参数。同时根据环路及环路各模块的数学描述，并考虑到环路及各模块的实际应用，运用Verilog—A语言编写了可以指导电路设计的锁相环路系统行为级模型。通过对初步设定的基本参数的行为级仿真，得到反应锁相式频率合成器相应特性的性能指标。并根据总体设计要求进行相应的模块参数优化。第四是根据调谐器的总体要求，依据上述的理论知识，采用一种新的电路拓扑结构设计了可编程分频器，仿真结果达到设计要求，并画出了分频器的版图。整个设计采用了SMIC 0.18um CMOS工艺实现。最后本文对所有的工作进行了总结，并对今后的工作方向和发展提出了自己的看法和建议。