高速交换机设计中的信号完整性问题

论文摘要

高速数字电路设计是一项复杂的设计过程。随着系统设计的复杂性和集成度的大幅度提高,高速电路产生的信号完整性问题经常会使基于传统方法设计的数字电路无法正常工作。对于高速交换机这种元器件较多,PCB密度大,且信号速率很高的设备,信号完整性问题至关重要。如果这方面处理不当,交换机会出现丢包现象,甚至不能工作。本文就以社区宽带综合业务网络系统为背景,阐述了一款高速以太网交换机——SW224的硬件设计实现。 本文阐述了硬件各模块的详细设计方案后,分析讨论设计过程中遇到的信号完整性问题,如电源系统噪声、时钟抖动、传输延迟、传输线阻抗等,并总结了相应的解决办法。 全文共分四章,第一章分析了论文的应用背景,包括目前网络的接入技术以及社区宽带综合业务网络系统概况,简述了信号完整性问题的一些基本概念。第二章介绍了高速交换机SW224的系统结构,以及交换模块、管理模块、时钟模块、电源模块、配置模块的详细设计。第三章分析了传输线、时钟模块、电源模块等各种信号完整性问题。介绍了设计中所采取的方案,并给出了对SW224某些关键参数的测试结果。第四章对本文的工作进行了总结,然后展望了进一步的工作。

论文目录

• 第一章 引言
• 1.1 应用背景
• 1.2 高速设计中的信号完整性问题
• 1.2.1 高速通信系统信号完整性问题的出现
• 1.2.2 信号完整性需要解决的问题
• 1.3 论文的组织结构
• 第二章 高速交换机的硬件详细设计
• 2.1 SW224的需求分析
• 2.2 SW224的系统结构
• 2.2 SW224的交换模块详细设计
• 2.2.1 交换模块逻辑结构
• 2.2.2 BCM5645的PCI接口
• 2.2.3 BCM5645的S3MII接口
• 2.2.4 BCM5645的GMII接口
• 2.2.5 BCM5645的存储接口
• 2.2.6 10／100M物理层模块
• 2.2.7 1000M物理层模块
• 2.2.8 交换部分存储模块
• 2.3 SW224的管理模块详细设计
• 2.3.1 管理模块逻辑结构
• 2.3.2 存储模块
• 2.3.3 千兆网口
• 2.3.3 串口
• 2.3.3 RTC
• 2.4 SW224的时钟模块详细设计
• 2.5 SW224的电源模块详细设计
• 2.6 SW224的配置模块详细设计
• 2.6.1 配置PCI总线时钟频率
• 2.6.2 CPLD控制逻辑
• 2.6.2.1 系统复位的控制
• 2.6.2.2 端口状态指示灯的控制
• 2.6.2.3 路由ROM／Flash的片选信号
• 2.6.2.4 用作信号缓冲和分配
• 2.6.2.5 系统调试及功能扩展
• 第三章 高速交换机设计的信号完整性问题
• 3.1 传输线的信号完整性
• 3.1.1 传输线的概念
• 3.1.2 印制电路板上传输线特性阻抗
• 3.1.3 传输线上的信号反射
• 3.1.4 端接阻抗控制
• 3.1.5 传输线的直角弯曲
• 3.1.5 传输线的延迟与信号时序问题
• 3.2 时钟模块的信号完整性问题
• 3.3 电源模块的信号完整性问题
• 3.3.1 电源噪声的分析
• 3.3.2 电源的铺设方法
• 3.3.3 电源滤波电容网络
• 3.3.4 滤波电容的装配方法
• 3.3.5 电源-地平面平板电容滤波
• 3.3.6 选择适当的电压调节模块
• 3.3.7 模拟电源与数字电源的分割
• 3.3.8 板上的通孔
• 3.3.9 多点接地
• 3.3.10 电源平面和地平面的布局
• 3.4 设计结果
• 第四章 总结与展望
• 参考文献
• 攻读硕士学位期间录用的论文
• 致谢