基于SPARC V8的Cache子系统优化设计技术研究

论文摘要

随着计算机技术的不断发展，微处理器的进步，使得人们对处理器的要求从高性能计算扩展到了生产生活的方方面面。并且针对特定应用的嵌入式处理器的需求越来越大。微电子技术的不断进步，使得构成处理器的晶体管的特征尺寸越来越小，晶体管的速度越来越高，进而处理器的运行频率越来越高。由于存储器的频率提升很慢，使得存储器逐渐的成为了限制计算机系统性能提升的瓶颈。为了提升计算机系统的性能，研究人员提出了存储系统的结构，Cache便是存储系统中，极其重要的组成部分。本文基于SPARC V8体系结构的嵌入式处理器，针对特定的嵌入式应用环境，实现了Cache子系统，包括指令Cache、数据Cache、以及二者与处理器及外部存储器之间的接口。通过选取特定的工作集作为激励，分别评估并分析了指令Cache、数据Cache在不同容量、不同相联度、以及不同行大小情况下的命中率，从而优化确定了Cache的容量、相联度和行大小。为了减小Cache不命中而填充时的开销，研究并分析了指令Cache运行时的行为，设计了在指令Cache填充过程中出现了分支指令时结束指令Cache的填充机制，这样可以减少不必要的指令Cache填充，使处理器的性能提高了4%。针对数据Cache写直达策略在执行写操作时效率较低（低下）的缺点，设计了4深度的写缓冲器，从而可以每周期执行一次写操作，提高了处理器执行写操作时的效率。并设计了AHB进行侦听机制，保证了数据Cache与主存的一致性。本文的最后，设计了Cache仿真验证环境，使用VMM验证方法学对所设计的Cache子系统进行了基于覆盖率的验证，功能覆盖率达到100%。

论文目录

• 摘要
• Abstract
• 目录
• 第1章 绪论
• 1.1 课题背景
• 1.2 Cache 组成与工作原理
• 1.2.1 直接映象
• 1.2.2 全相联映象
• 1.2.3 组相联映象方式
• 1.3 Cache 更换算法
• 1.3.1 轮换法
• 1.3.2 LFU 算法
• 1.3.3 比较对法
• 1.3.4 堆栈法
• 1.4 Cache 功能评价
• 1.4.1 Cache 加速比率
• 1.4.2 Cache 与主存储器的一致性问题
• 1.5 国内外研究现状
• 1.5.1 基本结构的设计
• 1.5.2 替换算法
• 1.5.3 预取技术研究
• 1.5.4 低功耗技术
• 1.5.5 Cache 一致性技术研究
• 1.6 论文架构
• 第2章 SPARC V8 体系结构及 Cache 简介
• 2.1 SPARC V8 指令集介绍
• 2.1.1 SPARC 数据类型
• 2.1.2 SPARC V8 指令的格式
• 2.1.3 SPARC V8 的指令分类
• 2.1.4 SPARC V8 指令集的寻址方式
• 2.2 ASI 介绍及 Cache 的诊断访问
• 2.2.1 ASI 功能定义
• 2.2.2 Cache 的诊断访问
• 2.3 本章小结
• 第3章 指令 Cache 设计
• 3.1 指令 Cache 结构设计
• 3.2 指令 Cache 存储矩阵设计
• 3.2.1 指令数据存储体
• 3.2.2 指令标记存储体
• 3.2.3 指令 Cache 状态机设计
• 3.2.4 指令 Cache 填充策略优化
• 3.3 本章小结
• 第4章 数据 Cache 设计
• 4.1 数据 Cache 结构设计
• 4.2 数据 Cache 侦听
• 4.3 数据 Cache 存储矩阵设计
• 4.3.1 数据存储体
• 4.3.2 标记存储体
• 4.4 数据 Cache 控制部分设计
• 4.5 本章小结
• 第5章 Cache 子系统接口单元设计
• 5.1 AMBA 总线
• 5.2 接口单元设计
• 5.3 本章小结
• 第6章 验证
• 6.1 仿真
• 6.1.1 指令 Cache 的仿真
• 6.1.2 数据 Cache 的仿真
• 6.2 使用 VMM 验证方法学进行验证
• 6.2.1 DTV 模型
• 6.2.2 R 模型
• 6.2.3 验证结果分析
• 6.3 本章小结
• 结论
• 全文总结
• 下一步工作
• 参考文献
• 致谢
• 个人简历