高性能低功耗多核处理器研究

论文摘要

通信与多媒体等领域对电子产品性能、功耗、设计周期、灵活性的特定要求,决定了专用集成电路或者基于单个处理器的片上系统都不是很好的解决方案。而多核处理器则依靠其优秀的性能、通用性、灵活性成为了一个理想的选择,所以它也是当前学术界和产业界的研究热点。虽然已经有了较多比较优秀的多核处理器研究成果,不过由于多核处理器系统的复杂性和应用环境的多样性,目前还没有出现一个最优的或者统一的体系架构,仍然有许多内容值得研究和探索。本论文旨在针对通信和多媒体领域应用,设计一款高性能、低功耗的多核处理器。在分析和借鉴已有的一些较优秀的多核处理器设计的基础上,论文的研究工作主要是对多核处理器的计算、通信和存储这三个核心部分进行探索和创新。以下是本论文的主要工作内容：（1） SIMD-RISC处理器本论文以MIPS324KE作为设计参考,实现了一款能够部分兼容MIPS32指令集并且支持单指令多数据（SIMD）结构的单核SIMD-RISC处理器。在通过利用数据并行性来提升处理器性能的同时也大大提高了其能量效率,实现了高性能和低功耗这两个设计目标。（2）可配置寄存器文件本论文对传统的寄存器文件进行了改革,采用了以寄存器组为单位的可配置寄存器文件。在无需改变指令的宽度和编码方式的前提下,允许程序根据需要灵活配置和使用64个通用寄存器,从而大大减少处理器对外部存储器的访问次数。这样既可以提高处理器的运算效率还能避免因暂存数据而引起的功耗。（3）簇状结构本论文提出了一种以簇状结构为基本单位的多核处理器阵列。在系统级架构层面,簇状结构使得多核处理器具有几何对称和易扩展的特性。簇状结构本身则实现了对存储器资源的合理分配以及处理器核间的高效同步。（4）混合通信方式本文提出的多核处理器实现了基于片上网络的数据通信（message-passing）和基于共享数据存储器（shared-memory）的簇内通信的混合通信方式。基于片上网络的通信采用数据包的形式进行数据传递,具有很好的灵活性,是一种全局的通信方式：基于共享存储器的簇内通信以存储器访问带宽为代价可有效减轻片上网络的通信负荷,是一种高效的局部通信方式。（5）基于65nm工艺的芯片实现本论文在完成了多核处理器硬件RTL级设计和验证后,进一步完成了芯片实现的工作：多核处理器采用了TSMC65纳米低功耗工艺库,在芯片中实现了拥有两个簇状结构即16个处理器阵列,芯片的面积为2935.6*3100um,共有124个管脚。根据IC Compiler的报告分析,在典型工艺角下芯片的最高时钟频率可达到600MHz,每个处理器节点的功耗约为80mw。

论文目录

• 目录
• 摘要
• Abstract
• 英文缩写说明
• 第一章 引言
• 1.1 嵌入式处理器发展趋势:从单核到多核
• 1.2 多核处理器设计面临的挑战
• 1.3 论文主要工作
• 1.4 论文结构安排
• 第二章 高性能低功耗多核处理器设计
• 2.1 多核处理器系统架构
• 2.2 SIMD-RISC处理器
• 2.2.1 六级流水结构
• 2.2.2 指令集简介
• 2.2.3 单指令多数据（SIMD）结构
• 2.2.4 可配置寄存器文件
• 2.2.5 FIFO结构及映射
• 2.3 簇状结构
• 2.3.1 处理器节点结构
• 2.3.2 共享存储器节点结构
• 2.3.3 存储器组织结构
• 2.3.4 核间同步机制:信箱模块
• 2.4 片上网络
• 2.4.1 拓扑结构
• 2.4.2 路由算法
• 2.4.3 路由模块
• 2.5 多核处理器的高性能与低功耗技术
• 2.5.1 多核处理器的高性能技术
• 2.5.2 多核处理器的低功耗技术
• 2.6 多核处理器的可测性设计
• 第三章 多核处理器的软件开发环境及应用实现
• 3.1 程序编译环境
• 3.2 LDPC译码器在多核处理器上的实现与分析
• 3.2.1 LDPC译码器算法简介
• 3.2.2 LDPC译码器算法映射
• 3.2.3 LDPC应用程序加载
• 3.2.4 LDPC译码器算法实现结果分析
• 第四章 多核处理器的芯片实现及测试方案
• 4.1 基于TSMC 65nm 工艺的多核处理器芯片实现
• 4.2 多核处理器芯片测试方案
• 第五章 总结与展望
• 参考文献
• 附录
• 硕士学习期间录用和发表的学术论文
• 致谢