导读:本文包含了兼容工艺论文开题报告文献综述及选题提纲参考文献，主要关键词:氧化铪薄膜,保持,疲劳,原子层沉积法
兼容工艺论文文献综述
刘晨,肖文武,郑帅至,廖敏,周益春[1]（2019）在《与CMOS后端工艺高度兼容的Hf_(0.5)Zr_(0.5)O_2铁电电容的制备和性能研究》一文中研究指出最近,在氧化铪薄膜材料中掺杂适量元素发现了铁电性,因为氧化铪薄膜材料与传统的钙钛矿结构铁电材料相比具有可微缩性化、较大的矫顽电场、与CMOS后端工艺高度兼容等优势,从而引起了广泛的关注.该文对应用于铁电场效应晶体管(FeFET)的存储介质Hf_(0.5)Zr_(0.5)O_2(HZO)基铁电薄膜的制备进行了研究.采用原子层沉积法(ALD)制备HZO基铁电薄膜,研究了不同厚度(9 nm、19 nm、29 nm)、不同顶电极(TaN、Pt),以及不同退火温度(450～750℃)对HZO铁电薄膜的铁电性能的影响.结果表明,选用TaN作为上电极,退火温度为550℃时,19 nm厚氧化铪铁电薄膜表现出更加优异的铁电性能.同时,表征了HZO铁电薄膜的保持和疲劳性能,以及HZO铁电薄膜在高低温环境下的稳定性.(本文来源于《湘潭大学学报(自然科学版)》期刊2019年03期）
周益春[2]（2019）在《与CMOS工艺兼容的氧化铪基铁电材料的亚稳相及其存储器器件力学》一文中研究指出该文对新型的氧化铪基铁电晶体管存储器的巨大优势及其面临的工程和科学问题进行了详细评述,提出了存储器"器件力学"的概念.作为电子信息技术最核心的存储器是衡量国家综合实力和关系国家安全的战略性技术,我国全部依赖进口,几乎不能做到自主可控.新型存储器是我们"变轨超车"的绝佳机会.氧化铪基铁电晶体管(FeFET)存储器与CMOS(互补金属氧化物半导体)工艺完全兼容,这就为其产业化创造了得天独厚的先天条件.HfO_2基铁电薄膜的FeFET存储器与CMOS兼容,可以实现FinFET(鱼鳍3D架构),可以突破后摩尔时代、有望填补"存储鸿沟",具有超高抗辐射能力、能耗低等突出优点,将引领新型存储器的发展方向.疲劳性能不是很好、存储器存储窗口的均匀性欠佳是限制氧化铪基FeFET存储器产业化的技术瓶颈,即工程问题.亚稳相、复杂界面效应、存储器"器件力学"的理论基础不清楚是限制与CMOS工艺兼容的氧化铪基铁电存储器产业化的关键科学问题.需要从氧化铪基FeFET存储器面临的工程问题提炼出基础科学问题,通过氧化铪基材料的铁电物理本质、亚稳相及其本构关系的研究,将界面的物理力学性能研究作为一个桥梁,提出栅极电压V_G即"场效应"和"铁电性"双控制因素下的存储器"器件力学"理论模型和实验研究方法,从而为解决氧化铪基FeFET存储器的技术瓶颈提供理论和实验支撑.(本文来源于《湘潭大学学报(自然科学版)》期刊2019年03期）
[3]（2019）在《将湿生物废弃物转化为与柴油兼容燃料的工艺》一文中研究指出Energy Daily,2018-12-06开发了用一步法生产与现有柴油燃料基础设施兼容的可再生发动机燃料的方法。研究人员报告称,他们可以将湿生物废弃物(如猪粪和食物残渣)转化为可与柴油混合的燃料,并具有柴油的燃烧效率和排放效果。伊利诺斯大学草原研究院伊利诺斯州可持续技术中心(本文来源于《中外能源》期刊2019年05期）
[4]（2019）在《葛超群:设计要工艺创意兼容并蓄》一文中研究指出"在评审中我会衡量设计师的造型和工艺是否切实地在为这个主题服务,造型和工艺是设计的一种语言,它不应该只流于表面的形式感,不应该为形式而形式。"评委广州例外服饰有限公司针织产品设计研发总监葛超群说起设计中如何融入自己的设计理念时表示:"我通常会从以下几个维度来思考、完善设计研发理念。从材料的选择上,我会结合主题和企划来选择适合当季的材料。在(本文来源于《中国纺织》期刊2019年03期）
朱海霞[5]（2019）在《CMOS工艺兼容的表面等离激元器件关键技术研究》一文中研究指出数据通信和信息处理推动着纳米光子集成向着超高速、低功耗和超小型的方向快速发展,然而传统的光子集成器件受到衍射极限的限制,这使得光器件的尺寸必须是微米量级,远大于当前集成电路的尺寸,而难以在光电集成芯片上集成。表面等离子光子技术是绕过衍射极限并实现光场局域化最可行的方法之一,凭借其一系列优异的性能,它已经受到了越来越多的关注,并在诸多领域都展示了广阔的应用前景。尽管如此,它仍然在技术上面临诸多严峻挑战:(1)损耗大,比如基于表面等离激元(SPPs)的偏振器,在过滤不需要的偏振态的同时也使通过的偏振态有着较大的插入损耗。(2)尺寸仍然较大,比如基于SPPs的偏振器,偏振分束器和调制器,由于没有充分利用SPPs的特性来提升效率,这些器件的尺寸还是比较大。(3)未能与常规硅波导兼容等。1.针对传统的偏振器插入损耗大,器件长度也相对比较大的问题,本文先提出了基于双层波导结构的TE-pass复合等离子偏振器,并进一步提出了脊形波导辅助的TE-pass复合等离子偏振器。通过运用等离子效应操纵电场分布,可以实现很高的TM模传输损耗和非常低的TE模传输损耗。并且,在这个结构中,我们考虑TM基模和复合等离模式之间的周期耦合并且采用了脊形波导结构,从而实现了极低的偏振器器件长度(4.2μm)。该偏振器的在λ=1550 nm处的消光比和插入损耗分别达到了 29.5 dB和0.18 dB。通过与前人设计的偏振器进行对比,在达到30 dB(或约等于30 dB)消光比的偏振器里面,本文设计的偏振器的器件尺寸和插入损耗都是非常小的。2.针对前人提出的基于SPPs的偏振分束器的消光比低、尺寸大和硅波导厚度大问题,本文提出了基于SPPs的极小尺寸的偏振分束器。在本结构中,我们借助于厚Si3N4介质层的辅助,实现了介质波导与复合等离波导之间的相位匹配,最终,本文设计的偏振分束器在4.6 μm的长度内(包括弯曲波导部分),实现了 TM偏振光18.5 dB的消光比和TE偏振光14.5 dB的消光比。3.针对传统的石墨烯硅基电光调制器调制效率低的问题,本文提出了基于SPPs的双金属条辅助增益的双层石墨烯电光调制器。我们使用了双金属条与硅波导结构,将大部分电场集中在石墨烯附近的间隙中,从而大大增强了石墨烯与光场之间的相互作用,并实现了超高的调制效率(1.11dB/μm)。这与传统的双层石墨烯硅基电光调制器[45](0.16dB/μm)相比,提升了7倍。进一步地,我们还设计了新型的耦合结构来提升入射硅波导与调制器之间的耦合效率,并实现了 81.5%的耦合效率。(本文来源于《浙江大学》期刊2019-03-01）
章晋汉[6]（2018）在《GaN功率器件与CMOS工艺兼容技术及可靠性研究》一文中研究指出氮化镓(GaN)材料具有宽禁带、高电子漂移速度、高热导率等优良特性,在功率半导体应用领域具有得天独厚的优势。同时,基于GaN材料的异质结结构具有二维电子气(2DEG)的高电子迁移率特性,受到学术界和产业界的广泛关注。但是,GaN功率器件的产业化仍然有很多问题有待解决,包括GaN器件制造的高成本以及器件可靠性方面的挑战。随着大尺寸Si衬底GaN外延生长技术的迅速发展,业界开始探索在成熟的CMOS工艺线上制造GaN器件的可能性。与CMOS工艺的兼容,一方面能够有效降低GaN功率器件的生产成本,另一方面可以消除现有的化合物半导体工艺线由于技术落后而引入的损伤,加固GaN功率器件的可靠性。针对GaN器件与CMOS兼容的最大挑战——欧姆接触,本文提出了一种低阻低温退火的无金欧姆技术,在兼容CMOS工艺的同时实现了低至0.21Ω?mm的接触电阻,并具有良好的工艺稳定性和均匀性。本文从耐压、漏电、载流子散射以及金半接触等器件物理出发,对GaN异质结场效应晶体管(HFET)的可靠性加固技术进行讨论,并针对GaN功率器件与CMOS兼容的关键工艺展开了一系列研究与技术开发,具有重要的实用价值。具体创新工作如下:第一、研究了传统肖特基栅结构的GaN HFET的击穿特性,揭示了栅极漏电对GaN器件击穿的影响机理。为了抑制栅极漏电,加固器件可靠性,本文基于器件击穿原理,计算机仿真以及实验测试数据,开发了低压化学气相沉积(LPCVD)氮化硅绝缘介质技术,以及O_3辅助生长的原子层沉积(ALD)氧化铝绝缘介质技术。通过对GaN材料上不同条件生长的绝缘介质的泄漏电流、击穿电压、导带带阶等电学特性进行对比分析,本文得到了不同的退火工艺温度对介质材料的影响,揭示了绝缘介质在高温环境下性能退化的物理机制。本文开发的绝缘介质沉积技术通用于化合物半导体工艺线与CMOS工艺线,为后续研究GaN功率器件与CMOS工艺的兼容建立了高可靠性的器件结构基础。第二、提出了一种新型的低损伤干法刻蚀技术,通过提高刻蚀环境温度来加速刻蚀反应生成物(例如GaCl_3)的挥发,以抑制Ga对CMOS工艺线的污染。同时,刻蚀环境温度的升高一方面提高了刻蚀效率,另一方面能够有效抑制刻蚀工艺对半导体材料造成的晶格损伤。利用低损伤干法刻蚀技术,本文通过刻蚀减薄栅区域的AlGaN势垒层,成功制备了增强型的GaN HFET。与传统的刻蚀手段对比,采用低损伤刻蚀技术制造的GaN HFET的沟道损伤较小,因此器件的直流导通电阻与动态电阻特性都具有显着优势。低损伤干法刻蚀工艺抑制Ga污染,是实现GaN器件与CMOS工艺兼容的关键技术之一,同时为接下来的低温无金欧姆接触研究提供了重要的技术支持。第叁、提出了一种低阻低温退火的无金欧姆接触技术,规避了Au等重金属元素,实现GaN器件与CMOS工艺的兼容。本文利用低损伤干法刻蚀技术减薄欧姆区域的势垒层,在GaN异质结材料上开发了Ti/Al/Ti/W和Ti/Al/Ti/TiN两套新型无金欧姆技术。另外,传统有金工艺的高温合金过程同时也限制了很多CMOS常用工艺(例如栅极自对准工艺)的应用,同时过高的温度会损害器件的可靠性。本文开发的新型无金欧姆技术的合金温度由传统有金工艺的800℃以上降低至550℃,并且低温合金的无金欧姆接触具有良好的性能和工艺稳定性。对低温无金欧姆接触进行变温测试分析之后,我们发现隧穿机制是主导低温无金欧姆接触的电流输运机制。利用HR-TEM高分辨率透射显微镜分析,本文揭示了AlGaN/GaN异质结材料上的低温无金欧姆合金反应机理:在低温无金欧姆的合金反应过程中,底层金属Ti起到了催化Al-N反应的作用。第四、针对GaN器件的栅电极开发了Ni/TaN栅技术,实现了GaN HFET栅电极与CMOS工艺的兼容。最后,本文整合了全文研发的绝缘介质沉积、低损伤刻蚀、无金欧姆电极以及无金栅电极技术,在Si基AlGaN/GaN异质结外延材料上成功制造了与CMOS工艺兼容的高性能高可靠性的GaN功率器件。(本文来源于《电子科技大学》期刊2018-04-27）
[7]（2017）在《新型PPO导电塑料兼容挤塑和注塑工艺打破现用限制》一文中研究指出据了解,像我们日常的家用游戏机之类的玩具的外壳的材质,有一些材质会产生磁干扰,会干扰游戏机的正常工作。该研究所补充道,虽然游戏机的制造厂商可以采用高科技手段避免此类干扰,但由于PPO导电塑料原料的市场售价比较低,所以让他们无法有效的推广应用。因此,国内的企业正在着手考虑在聚乙烯和聚丙烯这类热塑性塑料中添加碳素纳米纤维,以增强静电耗散、(本文来源于《橡塑技术与装备》期刊2017年18期）
侯鹏飞[8]（2017）在《硅工艺兼容型铁电存储器的多逻辑态存储研究》一文中研究指出基于双稳态极化来存储数据的铁电存储器(FRAM)具有工作温度范围宽、读写速度快、抗疲劳、功耗低、强抗辐射性等优点,已经被应用在卫星、深空探测器等多种航天器中。但目前的FRAM仍然存在与Si工艺难兼容和存储密度过小等问题,限制了其在民用领域的应用。为促进FRAM的应用,本论文探索了在Pt及Si衬底上制备多晶铁电超薄膜的工艺,研究了制备的铁电超薄膜的铁电性能及其在多逻辑态存储的应用,并分析了多逻辑态存储机理。该研究为解决FRAM与Si工艺的兼容和存储密度低等问题提供了一种新途径,能促进FRAM的商业化应用。本论文的具体工作和相应结果如下:1.通过采用不同的制备参数来调控Pt衬底上超薄PbZr0.52Ti0.48O3(PZT)薄膜的铁电性能,从厚膜开始入手逐步实现了具有良好铁电性能的多晶PZT铁电超薄膜制备,并研究了基于PZT铁电超薄膜的Pt/PZT/Pt可翻转二极管的开关特性。通过制备参数的调制实现了具有较好电滞回线的多晶铁电超薄膜制备,当PZT薄膜厚度低于50 nm时,随薄膜厚度降低,尽管PZT超薄膜的剩余极化强度逐渐降低,但是当薄膜厚度降低至29 nm时仍保持明显的铁电性能。另外基于所制备的多晶铁电超薄膜制备了Pt/PZT/Pt可翻转二极管单元,其开关比随PZT薄膜厚度的减小而逐渐降低。当铁电薄膜的厚度薄至13 nm时,该可翻转二极管开关特性依然明显,表明超薄多晶铁电薄膜依然可应用于存储器件中。2.设计了一种铁电忆阻器存储单元,通过使用活性电极来调控铁电薄膜中的氧空位浓度,并通过电场控制氧空位的迁移距离等实现高低阻态电流的高比值。通过调控薄膜制备氧压生长了具有不同初始氧空位浓度的PZT薄膜,并制备了Ag/PZT/Pt存储单元。研究了PZT氧空位的浓度与存储单元忆阻行为的相关性。当制备氧压为10 Pa时,该单元可以实现六个逻辑态的存储;当制备氧压为20 Pa时,该单元可以实现四个逻辑态的存储,此时最高阻态和最低阻态之间的比值最高,可以达到107~108%。这些器件具有很高的开关比和良好的保持性能,用作两逻辑态存储时可以保持105 s以上,表明其在非挥发性铁电忆阻器中具有巨大的应用潜力。3.设计了一种基于ZnO:Mn/PZT复合薄膜的多逻辑态存储单元,通过逐层控制薄膜的电阻状态,开发了一种基于控制Ag离子迁移、铁电极化翻转以及氧空位迁移来实现四逻辑态存储的单元器件。研究了Ag/ZMO/PZT/Pt复合薄膜存储单元的多逻辑态存储行为,该存储单元综合了Ag/PZT(8 nm)/Pt和Ag/ZMO(20 nm)/Pt两种存储单元的阻变机理,在不同电压激励下能逐步实现Ag离子迁移、铁电极化翻转和氧空位迁移,进而实现了四逻辑态存储。该复合薄膜存储单元具有较好的重复写入性能,能在较短的时间内保持其逻辑态。该研究表明通过不同原理组合来构建新型多逻辑态存储器的设想是可行的,为新型多逻辑态存储器件研发提供了新思路。4.构建了Pt/PZT/SiOx/Si铁电隧道结单元,通过隧道结中铁电极化翻转和氧空位迁移实现了多逻辑态存储,探索了多晶铁电超薄膜应用于多逻辑态存储时与Si工艺的兼容性。在Si衬底上沉积的不同厚度PZT超薄膜具有较好的铁电性能;当使用Pt顶电极将其制备成Pt/PZT/SiOx/Si铁电隧道结单元时,其开关比随着PZT薄膜厚度的增加先增大后减小;当存储单元中PZT厚度为2.5 nm时可实现8态存储,在100 s内其各逻辑态保持性较好,且具有较好的可重复写入性能。该铁电隧道结单元的多逻辑态存储是由铁电极化翻转和氧空位迁移共同引起的。该研究结果为开发与Si工艺兼容的铁电存储器提供了新思路。5.使用BiFeO3(BFO)铁电材料来制备直接沉积在Si衬底上的多逻辑态铁电隧道结单元,研究了Pt/BFO/SiOx/Si铁电隧道结单元的存储性能,然后使用数值计算的方法对构建的存储机理模型进行了验证。研究结果表明,所制备的多逻辑态铁电隧道结单元的存储机理和可存储逻辑态的数量均与BFO薄膜的厚度相关:当采用的BFO薄膜的厚度在2 nm时,存储单元的存储行为由氧空位的迁移引起,可以实现2态存储;当厚度在3.5 nm及以上时,存储行为由氧空位和极化翻转共同引起,可以实现4态及以上的存储。所制备的BFO铁电隧道结单元保持性优于PZT铁电隧道结单元,各个逻辑态在10 min内都可以较好地保持。另外数值计算结果验证了铁电隧道结单元在不同电压激励以后引起的铁电极化翻转和氧空位迁移导致势垒高度和宽度变化的模型是正确的。该研究为开展提高与Si工艺兼容型铁电存储器的保持性能研究提供了指导。(本文来源于《湘潭大学》期刊2017-05-01）
徐攀,程翔,李继芳,郑明,楼卓格[9]（2017）在《与标准Si工艺兼容的光电探测器的研制》一文中研究指出提出采用Si基标准工艺进行研制与标准工艺兼容的光敏叁极管,重点解决光敏叁极管结构与标准工艺兼容性问题,并实现对其结构、性能的优化设计。通过CADENCE软件,画出不同光敏叁极管的版图;根据华润上华(CSMC)Si基标准工艺流程,采用器件模拟软件Silvaco,对光敏叁极管结构进行构建和仿真;基于理论分析结果,通过设计改变结构优化光敏叁极管性能。采用CSMC标准Si工艺,实现了基区面积分别为40μm×40μm、50μm×100μm、80μm×100μm和100μm×100μm光敏叁极管的流片、封装和测试。结果显示,所设计的光敏叁极管的响应度达到2.02A/W,放大倍数β达到60倍,最大带宽达到50 MHz左右。并且,标准Si工艺的低成本和放大集成电路的兼容性,使得制备的光敏叁极管可以广泛适用于快速光耦合器、光数据接收器等应用领域。(本文来源于《光电子·激光》期刊2017年02期）
周益春,蒋丽梅,杨琼,张溢,姜杰[10]（2016）在《与硅工艺完全兼容的氧化铪基铁电薄膜的电畴演变规律》一文中研究指出集成电路产业是信息技术产业的核心,是支撑我国经济社会发展和保障国家安全的战略性、基础性和先导性产业。存储器在集成电路产品构成中占据着至关重要的地位,发展自主可控的存储器产业是我国发展集成电路产业最重要也最可行的产业方向。新型存储技术是全球存储技术发展的最终方向,铁电存储器作为当前应用范围最广的新型存储器之一,具有抗辐照、非挥发、高读写速度、抗疲劳性能突出、低功耗几大核心优势,在军用和民用领域都得到了应用,表现出巨大的市场潜力。因此,为了应对当前及未来航天科技发展的挑战,打破国外的技术垄断和封锁,提升我国的国防和经济综合实力,自主研制高性能、高可靠性、长寿命、高抗辐射能力的铁电存储器芯片的任务已迫在眉睫。场效应晶体管型铁电存储器(FeFET)是铁电存储器的最终发展趋势,传统铁电材料与硅工艺平台的不兼容是FeFET必须解决的关键问题。氧化铪基铁电材料是一种全新的、与硅工艺平台完全兼容的铁电材料,采用氧化铪基铁电薄膜制备FeFET将为铁电存储器的全面商业化带来革命性的突破。深入研究氧化铪基铁电薄膜的铁电性能/铁电电畴调控方法将为氧化铪基铁电薄膜的优化设计及其在铁电存储器中的高质应用提供科学的方法和指导。目前,国内在"氧化铪基铁电薄膜铁电性能/铁电电畴调控方法"这个领域的研究几乎是一片空白。在实验上,我们采用脉冲激光沉积的方法制备了氧化铪薄膜,之后用压电力显微镜观测到所制备的氧化铪基铁电薄膜具有规则的畴结构以及优异的铁电性能;在理论上,我们建立了氧化铪基铁电薄膜的相场理论模型,并用该模型探讨了氧化铪基铁电薄膜电畴在力-电载荷下的演变规律。(本文来源于《第十四届全国物理力学学术会议缩编文集》期刊2016-09-27）
兼容工艺论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
该文对新型的氧化铪基铁电晶体管存储器的巨大优势及其面临的工程和科学问题进行了详细评述,提出了存储器"器件力学"的概念.作为电子信息技术最核心的存储器是衡量国家综合实力和关系国家安全的战略性技术,我国全部依赖进口,几乎不能做到自主可控.新型存储器是我们"变轨超车"的绝佳机会.氧化铪基铁电晶体管(FeFET)存储器与CMOS(互补金属氧化物半导体)工艺完全兼容,这就为其产业化创造了得天独厚的先天条件.HfO_2基铁电薄膜的FeFET存储器与CMOS兼容,可以实现FinFET(鱼鳍3D架构),可以突破后摩尔时代、有望填补"存储鸿沟",具有超高抗辐射能力、能耗低等突出优点,将引领新型存储器的发展方向.疲劳性能不是很好、存储器存储窗口的均匀性欠佳是限制氧化铪基FeFET存储器产业化的技术瓶颈,即工程问题.亚稳相、复杂界面效应、存储器"器件力学"的理论基础不清楚是限制与CMOS工艺兼容的氧化铪基铁电存储器产业化的关键科学问题.需要从氧化铪基FeFET存储器面临的工程问题提炼出基础科学问题,通过氧化铪基材料的铁电物理本质、亚稳相及其本构关系的研究,将界面的物理力学性能研究作为一个桥梁,提出栅极电压V_G即"场效应"和"铁电性"双控制因素下的存储器"器件力学"理论模型和实验研究方法,从而为解决氧化铪基FeFET存储器的技术瓶颈提供理论和实验支撑.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
兼容工艺论文参考文献
[1].刘晨,肖文武,郑帅至,廖敏,周益春.与CMOS后端工艺高度兼容的Hf_(0.5)Zr_(0.5)O_2铁电电容的制备和性能研究[J].湘潭大学学报(自然科学版).2019
[2].周益春.与CMOS工艺兼容的氧化铪基铁电材料的亚稳相及其存储器器件力学[J].湘潭大学学报(自然科学版).2019
[3]..将湿生物废弃物转化为与柴油兼容燃料的工艺[J].中外能源.2019
[4]..葛超群:设计要工艺创意兼容并蓄[J].中国纺织.2019
[5].朱海霞.CMOS工艺兼容的表面等离激元器件关键技术研究[D].浙江大学.2019
[6].章晋汉.GaN功率器件与CMOS工艺兼容技术及可靠性研究[D].电子科技大学.2018
[7]..新型PPO导电塑料兼容挤塑和注塑工艺打破现用限制[J].橡塑技术与装备.2017
[8].侯鹏飞.硅工艺兼容型铁电存储器的多逻辑态存储研究[D].湘潭大学.2017
[9].徐攀,程翔,李继芳,郑明,楼卓格.与标准Si工艺兼容的光电探测器的研制[J].光电子·激光.2017
[10].周益春,蒋丽梅,杨琼,张溢,姜杰.与硅工艺完全兼容的氧化铪基铁电薄膜的电畴演变规律[C].第十四届全国物理力学学术会议缩编文集.2016