基于H.264视频标准的运动估计算法研究与硬件设计

论文摘要

H.264作为目前国际上最新的视频压缩标准,采用了多参考帧预测、变尺寸块运动估计、1/4像素精度运动匹配、基于上下文自适应的熵编码、小尺寸图像块滤波等技术,来获得更高的编码效率,同时付出的代价是计算量相对于以往的视频压缩标准有了几至十几倍的增加,因此实时视频编码器的实现面临着巨大的挑战,而作为编码器核心的运动估计部分更是需要优化设计的重点,本文主要从实时视频编码应用的角度,对H.264编码器中的运动估计的整数搜索部分和分数搜索部分分别进行了算法优化与硬件实现。首先,在分析了H.264中常用的快速搜索算法的基础上,针对利于硬件实现的三步法进行算法分析,提出了基于初始点预测的、适合硬件实现的改进三步搜索算法,给出了算法的c代码模型,并进一步给出了算法在适应大尺寸图像编码时的搜索路径及相应的性能参数。改进后的三步搜索算法能够获得与业界具有代表性的菱形算法近似的匹配效果,同时仍然保留了三步搜索算法易于硬件实现的9点矩形搜索模板。其次,针对上面提出的改进三步搜索算法,给出了整数像素运动估计实现模块的总体实现架构及其中主要模块的结构,对各模块进行了功能仿真、逻辑综合和功耗分析。在分数运动估计部分,可支持到1/2像素匹配精度,给出了分像素总体实现结构及其中主要模块的实现结构。在运动估计VLSI结构设计的过程中,分别采用了下采样、外扩缓存等方法来优化存储器的面积和减少存储器的操作频率。第三,对运动补偿部分的结构进行了优化,重点对运动补偿中的流水结构、各流水段数据流及缓存安排、H.264和AVS两种协议在运动补偿模块兼容的可行性进行了分析及改进,提出了能够在较小的代价下获得兼容两种协议的运动补偿实现架构。综合结果表明:运动估计模块能够工作在70M的时钟频率下,支持CIF格式、2个参考帧、4种块尺寸、支持率失真优化的整数运动估计及1/2像素运动估计等编码指标。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 课题背景
• 1.2 H.264 标准中采用的提高编码效率的主要技术
• 1.2.1 帧内预测编码
• 1.2.2 帧间预测编码技术
• 1.2.3 去方块滤波技术
• 1.2.4 基于上下文自适应的熵编码技术
• 1.3 H.264 编码器的组成及各个主要部分复杂度分析
• 1.4 H.264 编码器的主流实现形式
• 1.5 H.264 编码器运动估计硬件实现电路的研究现状
• 1.6 本次课题的研究方法与论文的组织结构
• 1.7 本章小结
• 第2章 运动估计算法的分析与优化
• 2.1 引言
• 2.2 运动估计算法概述
• 2.2.1 三步搜索法
• 2.2.2 六边形搜索算法
• 2.2.3 菱形搜索算法
• 2.2.4 非对称十字形多层次六边形格点搜索算法（UMHexagonS）
• 2.3 率失真优化的模式选择算法研究及图像质量的客观评价
• 2.3.1 高复杂度模式
• 2.3.2 低复杂度模式
• 2.3.3 图像客观质量的评价办法
• 2.4 变尺寸块运动估计中的模式选择算法
• 2.5 适合可变块运动估计硬件实现的改进三步搜索算法
• 2.5.1 TSS 算法分析及预测起点三步法（PTSS）的引入.
• 2.5.2 改进三步法的提出（MTSS）
• 2.5.3 基于MTSS 的变尺寸块运动估计
• 2.5.4 矩形搜索模板硬件可实现性分析
• 2.5.5 算法仿真结果与分析
• 2.6 应用于大尺寸图像的MTSS 算法
• 2.6.1 应用于大尺寸图像的MTSS 算法
• 2.6.2 应用于大尺寸图像的MTSS 算法性能分析
• 2.7 本章小结
• 第3章 整数像素运动估计实现模块
• 3.1 引言
• 3.2 整数像素运动估计硬件实现总体架构
• 3.3 计算处理单元及阵列
• 3.4 参考块数据和当前块数据缓存策略
• 3.4.1 通常结构中的参考数据缓存策略
• 3.4.2 本次结构中引入的参考块缓存策略
• 3.4.3 IME 架构中缓存结构的设计
• 3.5 运动矢量预测与运动矢量代价获得模块
• 3.5.1 运动矢量预测模块
• 3.5.2 运动矢量代价产生模块
• 3.5.3 运动矢量预测模块的仿真波形
• 3.6 系统控制状态机设计
• 3.6.1 系统控制状态机的状态转换关系
• 3.6.2 整数运动估计周期分析
• 3.6.3 系统控制状态机模块的时序仿真及硬件代价分析
• 3.7 本章小结
• 第4章 分数像素运动估计实现模块
• 4.1 1/2 像素运动估计硬件实现总体架构
• 4.2 1/2 像素插值运算单元
• 4.3 1/2 像素运动估计的数据流安排及缓存结构设计
• 4.3.1 1/2 像素运动估计的数据流安排
• 4.3.2 1/2 像素运动估计的缓存结构设计
• 4.4 FME 中主要运算模块的设计
• 4.5 FME 模块时序仿真及硬件代价分析
• 4.6 本章小结
• 第5章 运动补偿结构优化与设计
• 5.1 解码器运动补偿总体结构分析
• 5.1.1 以16×16 宏块作为最小处理单元的运动补偿结构
• 5.1.2 以8×8 块作为最小处理单元的运动补偿结构
• 5.2 参考像素读取模块的分析与优化
• 5.2.1 参考设计中几种常见的访存优化策略
• 5.2.2 以8×8 块作为最小处理单元的参考数据读取模块设计
• 5.2.3 两种参考数据读取模块性能比较
• 5.2.4 以8×8 块作为最小处理单元参考数据读取模块的设计优化
• 5.2.5 参考像素读取模块硬件资源及所需要时钟周期数评估
• 5.3 分像素插值运算及加权预测模块分析与优化
• 5.3.1 分像素插值运算模块的分析与优化
• 5.3.2 加权预测模块设计与优化
• 5.3.3 分像素插值及加权预测模块硬件资源及所需要时钟周期数评估
• 5.4 H.264 与AVS 运动补偿结构可复用性分析.
• 5.4.1 亮度插值单元可复用性分析
• 5.4.2 亮度插值模块可复用性分析
• 5.5 本章小结
• 结论
• 参考文献
• 攻读学位期间发表的学术论文
• 致谢