一、数控系统实时IP软核的研究与开发（论文文献综述）
董亚博[1]（2021）在《基于SOC的无线信道自适应均衡器的研究》文中进行了进一步梳理随着信息技术的发展,通信协议的增多以及对带宽需求的增加,软件无线电越来越受到重视。对软件无线电平台的多功能、集成度、扩展性和高速性等均提出了更高的要求。广播信号在传播过程中遇到高层建筑、地下隧道等区域,信号会被衰减,甚至存在盲区。因此需要对各频段广播信号在放大之前进行功率均衡,有利于信号优化和发射。本文针对传统无线电平台不能处理高速信号,信号传输过程中功率不均衡而导致信号质量降低,且不利于后续处理等问题,设计了基于SOC的无线信道自适应均衡器。主要研究工作如下:（1）针对传统无线电系统的缺点,提出一种基于AD9361射频捷变收发器和ZYNQ处理器的软件无线电平台。该平台采用FPGA+ARM的混合式架构,根据需要连接各个模块和自定义逻辑功能。ZYNQ处理器的ARM端控制所有外设和内存控制器,保证子系统的独立运行。FPGA端有大量的可扩展模块,可以充分定义I/O接口,提供100Gb/s以上的内部带宽,集成了高速串行接口。FPGA与ARM端共用部分内存,可以完成高速数据交互。（2）为减少ZYNQ处理器内部资源的占用,设计了一种ICAP（The Internal Configuration Access Port,内部配置访问端口）下载方式。与传统平台对比,无需更换硬件,只需在系统内部设置起始地址和启动引导程序,通过开发的QT下载界面,实现在线更新系统。（3）针对广播信号传输过程中出现的功率不均衡的问题,分析比较了BP神经网络和改进的LMS两种均衡算法。借助MATLAB仿真平台重点分析了在相同条件下两种算法对系统误码率的影响。根据仿真结果,在系统收敛速度和误码率方面,改进的LMS均衡算法均优于神经网络算法,因此选用改进的LMS算法映射为硬件均衡算法。对均衡算法在FPGA和MTATLAB中产生的误差进行对比分析,两者误差基本相同,可以进行算法移植。由于硬件资源的限制,均衡器的结构不可能无限长,通过MATLAB仿真确定了均衡器的最优结构为7阶,步长值为1/128。（4）将均衡算法借助VIVADO平台设计成IP核模块,完成均衡算法的设计与研制。通过MODELSIM完成功能仿真,验证了设计的可行性。对消耗资源进行分析,寄存器占用了总资源的8%,存储器占用了10%,极大地节省了资源。将均衡模块集成到系统中,通过ADI的IIO-Oscilloscope软件观察均衡前后时域和频域的波形。经对比分析,无论原始信号高低,经过自适应均衡后,平均功率始终保持在50d BFS至56d BFS范围内,实现了多频段的自适应功率均衡。本文对基于SOC的软件无线电平台设计具有一定的借鉴意义。
宋恩禹[2]（2020）在《旋转超声振动辅助电火花加工自适应脉冲电源设计与实验研究》文中进行了进一步梳理随着社会发展的不断进步,我国的制造业发展研究方向也逐渐从基础的传统加工方式转变为追求高精尖制造加工的研究,从而实现中国制造2025的目标。由于电火花加工在精密加工中的独特优势,现己被广泛应用于航天工业,汽车制造业,医疗器械等多种领域。通过分析国内外的研究现状,旋转超声辅助电火花加工间隙内由于多场的共同作用导致其加工状态难以控制,对脉冲电源提出了新的要求。因此本文针对电火花放电加工间隙状态的监测进行深入研究,提出了不同工况下脉冲电源对电火花粗加工及精加工工况的自适应机制,并提出自适应脉冲电源的总体设计方案与样机的搭建,进行实验研究,主要内容如下:设计以FPGA芯片为主控单元的硬件电路,结合外围各功能硬件电路搭建自适应脉冲电源实验样机,通过FPGA内IP核的脉冲发生器实现脉冲的发生,经功率与驱动放大电路实现对脉冲信号的处理和驱动控制,加载到电极丝与被加工工件两端,完成脉冲能量的输出。设计数据采集硬件电路及模数转化硬件电路实现对间隙数据的准确采集。软件部分通过编程设计,将采集的极间数据经SPI通信接口发送给FPGA内,经门槛监测法和加工间隙检测的峰值电压监测法相结合进行基础判别,可以高效精准地判别其加工状态并实时调整脉冲发生器输出的占空比。将采集的极间数据通过RS-232通信协议发送给上位机,进行实时通讯,经BP-PID自适应控制器训练后的BP神经网络进行Z轴伺服电机进给量的参数优化,由IMAC运动控制卡控制Z轴伺服电机,实现维持稳定的加工间隙状态,提升加工效率。通过样机实验测试,实验结果表明该电火花加工自适应脉冲电源方案的实用性和输出波形达到设计要求的可行性,能够满足实际加工要求。
苏攀杰[3]（2020）在《面向高速数控装备的EtherCAT主站技术研究》文中提出实现插补和位控同周期,可以解决高速数控加工中存在的两级插补问题,而目前数控系统与伺服系统之间的数据传输速率难以满足要求。在现有的实时工业以太网技术中,EtherCAT协议由于采用了“集总帧”技术和从站“动态读写”机制,可获得较低的数据传输延迟,但其没有针对主站的通信延迟进行优化,因此所实现的最小通信周期难以达到伺服位控周期的级别,在已有的研究中暂未提出较为有效的解决办法。为此,本文拟采用模块化设计方法和软硬件协同设计方法在ARM+FPGA异构双核处理平台上构建一种双通道主站。在保留通用架构主站原有的通信通道和通信方式的情况下,利用FPGA建立一条旁路实时通信通道和一个周期通信协处理器来专门负责周期通信,从而缩短EtherCAT通信周期。主要研究内容如下:首先,建立通用架构EtherCAT通信系统的网络模型,分析主站和从站在数据传输过程中各个环节的时间关系。以五轴数控系统为应用对象,通过参考文献已有的研究结论来选取各个时间变量的典型值并代入时间关系中,估算出各个环节时间占总通信时间的比重,在此基础上分析了通用架构主站的不足,提出了面向高速数控系统的主站设计所需解决的问题和拟采用的方法。其次,基于ARM+FPGA异构双核处理平台,采用软硬件协同设计法和模块化设计法进行主站的整体架构设计。将过程数据镜像从内存迁移到FPGA BRAM;将周期通信功能从EtherCAT数据链路子层中分离出来,采用FPGA逻辑电路来实现,使用旁路实时通信通道来收发报文,采用报文框架预置+过程数据填充/提取的方式处理周期通信报文,并行执行周期通信报文的组装与发送,取消通用以太网数据链路子层的FIFO,最终建立了周期通信延迟小、抖动低的异构双核双通道主站架构。以五轴数控系统为应用对象,估算出双通道主站的理论周期通信时间为25.54μs,在理论层面验证了双通道主站的可行性。再次,根据整体架构方案设计出双通道主站的硬件电路板卡,并在此基础上进行FPGA逻辑设计。实现FPGA与ARM的交互功能,采用时间段通信管理机制实现标准通道和旁路通道的调度,实现报文框架拷贝、过程数据填充和提取功能,在以太网数据链路子层实现无FIFO的报文收发功能,实现并行执行周期通信报文的组装和发送。基于双通道主站的硬件平台移植开源主站协议栈软件,设计协议栈与FPGA之间的驱动程序,从而建立功能完整的双通道主站。最后,本文搭建了双通道主站测试平台,通过实验求出周期通信时间的实际值与估算值之间的相对误差为4.2%,利用该相对误差对应用于五轴数控系统的双通道主站的周期通信时间估算值进行补偿,补偿后的周期通信时间达到26.61μs,能满足数控系统与伺服系统实现插补位控同周期目标的实时性要求。
祝倩[4]（2020）在《基于龙芯LS132软核处理器的SoC设计与实现》文中研究表明随着我国航天工程领域任务的日趋复杂化、多样化,业界对航天器的控制中枢——处理器系统的性能要求日益增加,相关研究日益加深。针对进一步降低航天器中的处理器系统的成本,提升系统稳定性,加快运行速度等基本要求,本课题以龙芯LS132处理器软核为核心单元,设计了包含软硬件在内的片上系统So C。本课题的主体内容展开如下:首先,基于完备的资料调研与总结,对So C、FPGA、CPU、片上总线与MIPS32指令集等相关特征进行了论述。在此基础上,开展了LS132处理器核源码仿真实验,从而验证了该处理器核的正确性与功能完整性。其次,归纳了本课题中So C系统的硬件架构的设计以及软件部分的设计流程。在硬件平台设计方面,除对总线模块的设计进行说明并仿真验证之外,实现了系统的程序存储器——Nor Flash控制器的设计与优化。从算法创新的角度,提出了使用解锁省略与写入缓冲器编程算法协同优化的方式提升控制器读写速率,并且通过仿真结果证明本优化设计算法比标准编程算法速度提升约3.5倍,比硬件解锁单字编程算法速度提升约2倍。在So C系统的软件设计部分,包含搭建GCC交叉编译环境,编译启动代码PMON以及设计相关应用文件等内容。最后,基于本课题所设计的So C系统功能进行了一系列的测试实验,主要包括启动代码PMON的编译结果验证,以及所设计的应用文件的平台验证,验证结果表明该片上系统So C的功能完全正确。随后,对So C系统的资源占用情况与系统性能进行了表征与评估,结果表示该So C系统可稳定运行在43MHz的时钟频率下,符合设计要求。从应用创新的角度,本课题基于设计的硬件平台对Vx Works的板级支持包BSP进行了设计与开发,实现了Vx Works操作系统在LS132软核处理器平台上的正确移植。本课题工作为实现航天领域国产芯片自主可控奠定了良好基础,同时为我国航天领域中处理器系统的设计提供了新的思路,具有显着的工程现实意义。
田军胜[5]（2019）在《基于NURBS曲线算法的运动控制器设计与研究》文中研究说明在数控系统中,对于提高加工精度和加工速度一直是国内外研究的方向,而能够影响到加工速度及精度的主要因素是插补算法及对加工速度的控制。当前非均匀有理B样条（Non-Uniform Rational B-Splines,简称NURBS）曲线插补技术已经成为了高档数控系统不可缺少的功能。为了实现刀具可以快速安全的通过所有加工点,本文提出了一种基于速度前瞻的NURBS曲线插补算法,并按系统要求设计了一个运动控制器验证算法的可行性。本文主要研究内容如下:在前瞻控制基础上,重点研究了加减速算法,并给出了该算法在前瞻控制中的通用模型,并详细研究了速度、位移、加速度等变量的变化情况,为其他曲线的前瞻加减速算法的研究打下了基础。为解决S型加减速计算量大,在频繁加减速耗费时间长的问题,本文利用三角函数的方法对加减速点统一规划,减少了加工中速度的频繁加减速控制,节省了大量的时间。通过分析NURBS曲线的加工特点,得到了一种利用NURBS曲线的曲率上升或下降来自适应的调整插补速度的前瞻控制算法,并依据插补过程中的弓高误差求出速度敏感点的坐标,并对这些点进行优化处理,之后再对加工速度进行规划处理,从而完成了NURBS曲线的前瞻控制。在VS2017中编写插补算法的代码,然后使用MATLAB软件进行仿真,证明了该算法能够满足机床的性能要求。之后在SOPC系统的设计基础上,定制了该算法的NiosⅡ处理器,并将VS2017中编写的程序移植到Nios II IDE软件中,完成了NURBS插补算法的软硬结合。最后使用该算法进行实例加工,验证其优越性。
常华利,尹震宇[6]（2017）在《基于MicroBlaze的μC/OS-Ⅱ操作系统移植》文中研究说明LT-H10滚齿机数控系统采用基于ARM的系统结构,其处理器等性能、资源比以往基于x86的系统受到很大的限制,所以CPU的占用率也相对较高.为了降低ARM CPU的占用率把系统运行的部分主站控制驱动程序迁移到底板FPGA MicroBlaze软核处理器上运行,本文提出了一种基于MicroBlaze软核处理器的μC/OS-Ⅱ的移植方案.测试实验结果表明μC/OS-Ⅱ系统移植到MicroBlaze之后能稳定的运行.快速的任务上下文切换更有利于数控系统的实时性.针对MicroBlazeμC/OS-Ⅱ系统和ARM Linux系统设计了两个不同的任务调度算法对任务上下文切换的时间开销进行研究、测量和分析.此研究方案不仅可以满足基于ARM的数控系统的应用需要,同时适用于基于x86的数控系统,达到降低系统CPU占用率的目的,在嵌入式数控系统中具有重要的研究意义与应用价值.
施伟斌[7]（2017）在《POWERLINK总线与NCUC-Bus互联技术研究》文中进行了进一步梳理现场总线技术是高档数控系统的关键技术,但不同总线之间由于协议和架构不同无法直接互联通信。对于集成了多种总线设备的数控系统来说,需要设计总线间数据转换的装置以实现对不同总线协议数控设备的控制。本文主要针对集成了POWERLINK与NCUC-Bus两种总线的数控系统中对数据转换的需求,开发了一种支持NCUC主站与POWERLINK从站双向通信的互联装置,实现两种总线之间互联。POWERLINK总线与NCUC-Bus互联实现的前提是POWERLINK总线自身协议的完整实现,本文在分析POWERLINK总线原理的基础上,对比不同的POWERLINK实现方案,根据工业控制领域对通信性能的要求,选择采用硬件描述语言实现链路层功能,基于微处理器的实现应用层的POWERLINK实现方案,在此基础上,从软件层面对互联装置的总体架构进行分析,并设计了互联装置的硬件平台。POWERLINK协议包括物理层、链路层和应用层,本文首先对POWERLINK硬件协议栈进行集成,并设计底层接口用于匹配链路层与应用层数据交互过程中数据量传输和时序的差异。为了与现有软PLC开发平台进行集成以达到应用层兼容的目的,本文不采用B&R提供的openPOWERLINK协议栈中自带的CANopen应用层,而是从过程数据通信、非过程数据通信和对象字典构建三个方面开发了基于CANfestival协议栈的应用层,并设计了帧解析程序对POWERLINK数据帧进行解析。在以上研究的基础上,本文分析了NCUC-Bus与POWERLINK互联方案。从NCUC从站通信模块、底层接口模块和POWERLINK主站通信模块三个关键部分对互联装置进行设计,实现了NCUC主站与POWERLINK从站的双向通信。针对上述研究内容,本文设计实验对POWERLINK通信功能、同步性和实时性以及POWERLINK与NCUC-Bus的互联通信功能进行验证,实验结果表明本文设计的POWERLINK实现方案具有正常通信功能,实时性较基于微处理器的软件方案和基于FPGA构建软核的实现方案有所提高,NCUC主站与POWERLINK从站具备双向通信能力,证明了本方法的有效性。
常华利[8]（2017）在《面向SoC嵌入式实时操作系统的研究与实现》文中认为研究课题选题及研究内容:围绕LT-H10专用数控系统的SoC（系统级芯片）扩展控制单元,设计实现一种基于FPGA芯片的So C系统的嵌入式实时操作系统。LT-H10滚齿机数控系统采用基于ARM的系统结构,其处理器性能、资源等比以往基于x86的系统受到很大的限制,所以CPU的占用率也相对较高。针对LT-H10数控系统存在的问题与不足,同时为了降低ARM CPU的占用率,考虑把系统运行的主站控制功能迁移到底板FPGA Micro Blaze软核处理器上运行,本文提出了一种基于Micro Blaze软核处理器的So Crt OS嵌入式实时操作系统的设计方案。在对实时操作系统和Micro Blaze软核处理器进入深入学习和研究的基础上,本文分别从抢占式任务调度、任务管理、任务间同步和通信、存储管理、中断5个方面对So Crt OS系统进行了详细设计。从系统任务管理、中断管理、系统内存管理和系统外设管理四个方面着手,在Micro Blaze软核处理器上具体实现So Crt OS系统,并完成了I/O读写管理在So Crt OS系统中的具体实现。在完成So Crt OS系统在Micro Blaze软核处理器上的具体实现的基础上,对系统进行了测试,结果表明实现在Micro Blaze软核处理器上的So Crt OS系统可以正常稳定运行。为了验证So Crt OS系统在任务调度时的任务切换速度是否能够满足原有LT-H10数控系统的应用需求,设计了一个对比系统:针对Micro Blaz So Crt OS系统和ARM Linux系统设计任务调度算法对任务的切换时间进行测量和分析。实验结果表明So Crt OS系统运行在Micro Blaze上之后,不仅可以稳定的运行,而且能够实现快速的任务切换,符合数控系统的实时性要求,可以满足LT-H10滚齿机控制系统的应用需要。
张越盈[9]（2017）在《高速高精多通道数控系统中基于FPGA的EtherCAT主站设计》文中研究指明计算机、微电子技术的日新月异使得各行各业经历了变革性的洗礼,在制造业具有举足轻重地位的数控技术也赶上了这时代的潮流,突破了原有的格局,朝着开放多通道式、网络互联化、智能化发展,而数控系统的传统通信接口的弱实时性、复杂的现场配置、固件升级困难等缺陷渐渐成为制约其向高速高精多通道发展的障碍。目前,以太网技术在工业领域中崭露头角,越来越多的数控系统通信接口 结合了 以太网技术,EtherCAT（Ethernet for Control Automation Technology）工业实时以太网由德国倍福推出,将以太网技术执行到了底层设备级,更兼具了高传输速率、高同步性、低延时、多拓扑等特性。针对数控技术中的通信接口问题,本文提出了基于FPGA实现实时以太网EtherCAT主站的设计方案。首先,结合数控系统的发展状况查阅现场总线的发展历史,指出传统数控系统通信接口的局限性,并提出新的要求。研究近年来出现的实时以太网现场总线的技术背景和国际标准,通过对比主流的实时以太网解决方案,阐述EtherCAT在自动化加工、数控领域中表现出的技术优势。其次,深入研究EtherCAT技术的协议原理,包括拓扑结构、寻址方式、分布式时钟同步原理、应用层协议等,为实现EtherCAT主站做好理论基础。根据研究背景,对主站整体方案实现进行规划和设计。根据主站需求,设计了以FPGA为核心的硬件电路,分别阐述了各个功能模块的设计选型并附有原理图,为主站的实现提供了可靠有效的实现平台。再次,FPGA作为EtherCAT主站实现的主体平台,协议栈主体、网卡驱动等NIOSⅡ软核中实现,其他配合模块以VHDL实现。提出一种亦基于FPGA的以太网现场总线的时钟同步策略和双网口的硬件冗余提高可靠性和处理异警情况的措施的设计思路,基于FPGA可以更加精确的实现时间戳的捕获的特性;利用PI控制器原理建立时钟同步算法并构建时钟频率补偿模块以优化稳定主时钟晶振。利用双网口的硬件结构实现主站的冗余,提高系统可靠性,并给出了从站异常状态下主站的处理流程。最后,构建系统测试平台,包括EtherCAT的FPGA主站控制器,台达数字交流伺服驱动器ASDA-A2-E750W和电机ECMA-C10807RS。通过测试实验表明,以本文设计主站主导的EtherCAT通信系统具有良好的实时性、同步性及稳定性。
刘雷[10]（2017）在《基于FPGA的六轴工业机器人伺服系统设计与实现》文中认为随着工业化进程不断的发展,工业机器人被广泛应用于制造业,以六轴工业机器人更为常见,六轴工业机器人关节多,运动灵活。目前国内外的伺服系统大多数是一个伺服驱动器控制一个伺服电机,这样生产增加了成本,安装增加了体积,多个伺服电机间的同步灵活度也受到了制约。本课题以一个伺服系统控制六个交流永磁同步电机为目的,使用FPGA作为主控芯片和Nios II软核为辅助设计,开发一套集成式六轴工业机器人伺服系统。首先在基本交流永磁同步电机模型的基础上提出了一种预测控制模型,增加位置前馈补偿控制提高了伺服驱动器的动态响应速度,增加电压前馈解耦控制减弱了旋转坐标系轴电压间的耦合,同时在simulink上对改进前后的模型仿真对比分析,验证改进后模型的有效性。然后针对一个伺服驱动器控制一个交流伺服电机的劣势,在以FPGA芯片为核心的控制板上实现了同时对六个交流伺服电机的控制,大大减小了多轴伺服系统的体积;对消耗较多逻辑资源的模块采用多通道复用方式,节约了FPGA的逻辑资源;FPGA自带的ADC IP核直接采样相电流,减少了相电流采样时延,拓展了电流环的带宽;提出了一种高速的绝对值解码方法,保证了20k Hz的电流调整率;提出了改进的T法计算速度,扩大了伺服系统的调速范围;另外,在FPGA内开发Nios II嵌入式系统,Eclipse IDE上C语言的灵活性弥补了Verilog HDL硬件描述语言浮点型运算速度慢的不足。最后对硬件单板进行了功能测试和SI波形测试,分析了软件编译综合报告,同时结合matlab上位机测试平台在一台四轴机床和两个交流永磁同步电机上测试系统电流环、速度环和位置环等指标性能,实验结果证明,基于FPGA的六轴工业机器人伺服系统板卡布局合理、硬件设计可靠和软件运行高效。
二、数控系统实时IP软核的研究与开发（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、数控系统实时IP软核的研究与开发（论文提纲范文）
（1）基于SOC的无线信道自适应均衡器的研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 软件无线电平台的介绍 |
| 1.2.1 软件无线电的定义 |
| 1.2.2 软件无线电的系统架构 |
| 1.2.3 软件无线电的关键技术 |
| 1.3 国内外研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 本文主要研究的内容 |
| 第2章 数字化技术理论与分析 |
| 2.1 中频数字化接收基本理论 |
| 2.1.1 中频数字化接收机 |
| 2.1.2 数字滤波器 |
| 2.2 收发信号间的干扰抑制 |
| 2.2.1 有限传输技术 |
| 2.2.2 数字变频技术 |
| 2.3 信道均衡的基本理论和方案分析 |
| 2.3.1 信道均衡理论 |
| 2.3.2 均衡算法分析与实现 |
| 2.4 本章小结 |
| 第3章 AD9361 与软件无线电系统的搭建 |
| 3.1 AD9361 射频捷变收发器 |
| 3.2 无线电系统的搭建 |
| 3.2.1 实现系统收发 |
| 3.3 AXI接口与通信技术 |
| 3.4 ICAP在线升级 |
| 3.5 本章小结 |
| 第4章 自适应均衡IP核设计 |
| 4.1 IP核技术 |
| 4.2 系统IP核配置 |
| 4.3 自适应IP核设计 |
| 4.4 本章小结 |
| 第5章 实验结果与分析 |
| 5.1 原始广播信号接收 |
| 5.2 自适应均衡后广播信号接收 |
| 5.3 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士期间的研究成果 |
| 致谢 |
（2）旋转超声振动辅助电火花加工自适应脉冲电源设计与实验研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究目的和意义 |
| 1.2 旋转超声振动辅助电火花加工机理 |
| 1.3 电火花加工脉冲电源的研究现状 |
| 1.3.1 电火花加工电源的国内研究现状 |
| 1.3.2 电火花加工电源的国外研究现状 |
| 1.4 电火花加工自适应电源的研究目标 |
| 1.5 课题来源及本文主要研究内容 |
| 第二章 电火花加工自适应脉冲电源总体设计 |
| 2.1 自适应电源关键技术分析 |
| 2.1.1 极间电压对单个脉冲能源的影响 |
| 2.1.2 极间电流对单个脉冲能量的影响 |
| 2.1.3 整流滤波电路对能量消耗的影响 |
| 2.1.4 排屑现象对加工效率的影响 |
| 2.1.5 工具电极的损耗对加工效率的影响 |
| 2.1.6 能量利用率对加工效率的影响 |
| 2.2 自适应电源技术要求 |
| 2.3 自适应电源整体设计方法 |
| 2.4 自适应电源整体结构 |
| 2.4.1 自适应脉冲电源的主要功能模块 |
| 2.4.2 自适应脉冲电源软件结构设计 |
| 2.5 本章小结 |
| 第三章 电火花加工自适应脉冲电源硬件设计 |
| 3.1 FPGA主控单元硬件电路设计 |
| 3.1.1 主控单元主芯片选择及电路设计 |
| 3.1.2 主控单元电源电路设计 |
| 3.1.3 主控单元复位电路设计 |
| 3.1.4 主控单元配置及缓存电路设计 |
| 3.1.5 主控芯片全局时钟电路设计 |
| 3.2 通信硬件电路设计 |
| 3.3 整流滤波主电路设计 |
| 3.4 功率放大和驱动电路设计 |
| 3.5 工作电源电路设计 |
| 3.6 数据采集电路设计 |
| 3.7 本章小结 |
| 第四章 电火花加工自适应脉冲电源软件设计 |
| 4.1 软件开发概述 |
| 4.2 FPGA程序设计 |
| 4.2.1 基准时钟的倍频 |
| 4.2.2 脉冲宽度调制模式程序设计 |
| 4.2.3 通信程序设计 |
| 4.2.3.1 MAX11210和FPGA之间的SPI通讯 |
| 4.2.3.2 串口通信RS-232通信协议 |
| 4.2.4 按键防抖程序设计 |
| 4.3 加工间隙状态自适应策略 |
| 4.3.1 电火花加工间隙基础状态判别的主要方法 |
| 4.3.2 电火花加工间隙基础状态判别机制的分析 |
| 4.3.3 电火花加工BP神经网络调节 |
| 4.3.3.1 Z轴伺服电机的闭环反馈控制 |
| 4.3.3.2 BP神经网络 |
| 4.4 Lab VIEW程序设计 |
| 4.5 本章小结 |
| 第五章 电火花加工自适应脉冲电源实验研究 |
| 5.1 加工实验设备 |
| 5.2 自适应电源输出波形分析 |
| 5.3 本章小结 |
| 第六章 结论与展望 |
| 6.1 主要结论 |
| 6.2 研究展望 |
| 参考文献 |
| 在学期间的研究成果 |
| 致谢 |
（3）面向高速数控装备的EtherCAT主站技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.1.1 高速数控系统对现场通信技术的需求分析 |
| 1.1.2 高速现场通信技术的发展 |
| 1.2 EtherCAT协议的国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 课题来源与主要研究内容 |
| 1.3.1 课题来源 |
| 1.3.2 课题主要研究内容 |
| 第二章 EtherCAT协议与周期通信时间分析 |
| 2.1 EtherCAT协议原理 |
| 2.1.1 EtherCAT数据帧结构 |
| 2.1.2 EtherCAT报文寻址 |
| 2.1.3 EtherCAT通信服务 |
| 2.1.4 EtherCAT分布时钟 |
| 2.1.5 EtherCAT通信模式 |
| 2.1.6 EtherCAT状态机 |
| 2.2 通用架构主站的周期通信时间分析 |
| 2.2.1 主站部分的通信时间分析 |
| 2.2.2 从站组的传输延迟分析 |
| 2.2.3 典型五轴数控系统的通用架构主站周期通信时间分析 |
| 2.3 本章小结 |
| 第三章 主站系统的整体方案设计 |
| 3.1 主站系统的设计指标 |
| 3.2 主站系统的整体架构设计 |
| 3.3 典型五轴数控系统的双通道主站周期通信时间分析 |
| 3.4 本章小结 |
| 第四章 双通道主站的硬件平台设计 |
| 4.1 双通道主站的硬件电路设计 |
| 4.1.1 核心控制模块的芯片选型 |
| 4.1.2 时钟电路设计 |
| 4.1.3 复位电路设计 |
| 4.1.4 JTAG仿真调试电路设计 |
| 4.1.5 串口调试电路设计 |
| 4.1.6 DDR存储器电路设计 |
| 4.1.7 以太网物理层电路设计 |
| 4.1.8 电源模块设计 |
| 4.1.9 双通道主站的硬件电路板卡 |
| 4.2 双通道主站的FPGA逻辑设计 |
| 4.2.1 存储模块设计 |
| 4.2.2 AXI接口模块设计 |
| 4.2.3 调度模块设计 |
| 4.2.4 周期通信驱动模块设计 |
| 4.2.5 FPGA硬件工程的综合与实现 |
| 4.3 本章小结 |
| 第五章 双通道主站的协议栈软件设计 |
| 5.1 开源主站协议栈软件库的软件架构分析 |
| 5.2 开源主站协议栈软件库的移植 |
| 5.3 双通道主站的运行例程设计 |
| 5.4 本章小结 |
| 第六章 双通道主站测试与实验研究 |
| 6.1 双通道主站的测试目标 |
| 6.2 双通道主站的测试平台搭建 |
| 6.3 双通道主站的测试方案与测试流程 |
| 6.4 实验结果的处理与分析 |
| 6.5 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读学位期间发表的论文 |
| 致谢 |
（4）基于龙芯LS132软核处理器的SoC设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 缩略词对照表 |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 课题相关技术 |
| 1.2.1 系统级芯片SoC |
| 1.2.2 软核处理器 |
| 1.2.3 片上总线 |
| 1.2.4 硬件开发平台 |
| 1.3 课题研究内容 |
| 1.4 课题研究目标 |
| 1.5 课题研究意义 |
| 1.6 论文组织结构 |
| 第2章 课题设计技术和流程 |
| 2.1 课题设计技术 |
| 2.1.1 IP核复用技术 |
| 2.1.2 软硬件协同设计技术 |
| 2.2 课题设计流程 |
| 2.2.1 FPGA设计流程 |
| 2.2.2 课题设计流程 |
| 2.3 本章小结 |
| 第3章 MIPS32 指令集与软核处理器LS132 |
| 3.1 MIPS指令集 |
| 3.1.1 数据类型 |
| 3.1.2 寄存器 |
| 3.1.3 指令集 |
| 3.1.4协处理器CP0 |
| 3.1.5 异常 |
| 3.2 LS132软核处理器 |
| 3.2.1 LS132简介 |
| 3.2.2 LS132编程功能实现 |
| 3.2.3 LS132源码仿真测试 |
| 3.3 本章小结 |
| 第4章 基于LS132的SoC设计 |
| 4.1 AXI总线协议 |
| 4.1.1 读写架构 |
| 4.1.2 信号描述 |
| 4.1.3 读写时序 |
| 4.1.4 握手过程 |
| 4.2 SoC硬件部分设计 |
| 4.2.1 整体SoC平台架构 |
| 4.2.2 总线模块的实现 |
| 4.2.3 Nor Flash控制器设计与实现 |
| 4.2.4 其他模块说明 |
| 4.3 SoC软件部分设计 |
| 4.3.1 交叉编译环境的搭建 |
| 4.3.2 启动代码的编译和烧写 |
| 4.3.3 应用程序的设计 |
| 4.4 本章小结 |
| 第5章 基于LS132的SoC平台测试与验证 |
| 5.1 FPGA开发平台 |
| 5.2 PMON的编译与验证 |
| 5.3 应用程序的验证 |
| 5.4 系统性能分析 |
| 5.5 本章小结 |
| 第6章 VxWorks操作系统移植 |
| 6.1 VxWorks操作系统 |
| 6.2 BSP的设计 |
| 6.3 VxWorks操作系统的移植 |
| 6.4 本章小结 |
| 第7章 总结与展望 |
| 7.1 课题总结 |
| 7.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（5）基于NURBS曲线算法的运动控制器设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 引言 |
| 1.2 国内外研究现状 |
| 1.2.1 数控技术发展趋势 |
| 1.2.2 插补技术研究现状 |
| 1.2.3 运动控制器发展现状 |
| 1.2.4 FPGA的发展及其应用现状 |
| 1.2.5 NURBS曲线插补技术 |
| 1.2.6 数控前瞻控制发展现状 |
| 1.3 本课题研究意义及内容 |
| 1.3.1 本课题研究意义 |
| 1.3.2 本课题研究内容 |
| 第2章 数控前瞻控制的加减速算法的研究 |
| 2.1 引言 |
| 2.2 数控前瞻控制 |
| 2.2.1 减速特征识别 |
| 2.2.2 进给速度处理 |
| 2.2.3 数控前瞻控制的实现 |
| 2.3 前瞻控制加减速曲线分析 |
| 2.4 前瞻控制的S型加减速研究 |
| 2.5 频繁加减速路径上的速度规划 |
| 2.6 本章小结 |
| 第3章 NURBS曲线前瞻控制的研究 |
| 3.1 引言 |
| 3.2 NURBS曲线 |
| 3.2.1 NURBS曲线定义 |
| 3.2.2 NURBS曲线插补方法 |
| 3.3 速度自适应差补 |
| 3.4 NURBS曲线速度前瞻控制测略 |
| 3.4.1 速度敏感点 |
| 3.4.2 速度敏感点的关系 |
| 3.4.3 速度前瞻控制过程 |
| 3.5 本章小结 |
| 第4章 NURBS曲线前瞻控制模块设计与算法仿真 |
| 4.1 引言 |
| 4.2 NURBS曲线前瞻预插补模块 |
| 4.3 NURBS曲线实时插补模块 |
| 4.4 NURBS曲线前瞻控制算法仿真与实验 |
| 4.5 本章小结 |
| 第5章 NURBS前瞻插补算法的实现 |
| 5.1 引言 |
| 5.2 FPGA设计优势 |
| 5.3 NURBS插补方案设计 |
| 5.3.1 SOPC简介 |
| 5.3.2 SOPC系统设计 |
| 5.4 运动控制器的硬件总体设计 |
| 5.4.1 FPGA芯片选型 |
| 5.4.2 主要应用模块 |
| 5.5 运动控制器的软件设计 |
| 5.5.1 硬件抽象层(HAl)系统库 |
| 5.5.2 程序设计 |
| 5.6 实例验证 |
| 5.7 本章小结 |
| 第6章 总结和展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
（6）基于MicroBlaze的μC/OS-Ⅱ操作系统移植（论文提纲范文）
| 1 μC/OS-II、Micro Blaze概述及系统移植的可行性分析 |
| 1.1 实时操作系统μC/OS-II |
| 1.2 软核处理器Micro Blaze |
| 1.3 μC/OS-II代码结构分析以及处理器相关核心代码 |
| 1.4 μC/OS-II在Micro Blaze上移植的可行性分析 |
| 2 系统移植设计和相应测试实验 |
| 2.1 使用ISE14.7集成软件环境搭建系统移植环境 |
| 2.2 移植的步骤 |
| 2.3 编写应用程序测试操作系统 |
| 3 测量任务切换时间 |
| 3.1 在ARM处理器上测量任务切换的时间 |
| 3.2 在Micro Blaze软核处理器上测量任务切换时间 |
| 3.3 实验结论 |
| 4 结语 |
（7）POWERLINK总线与NCUC-Bus互联技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题来源、研究意义及目的 |
| 1.2 工业实时以太网研究现状和发展趋势 |
| 1.3 本文主要工作内容 |
| 2 POWERLINK与NCUC-Bus互联总体方案 |
| 2.1 引言 |
| 2.2 POWERLINK原理 |
| 2.3 互联装置方案总体架构 |
| 2.4 互联装置硬件平台设计 |
| 2.5 本章小结 |
| 3 POWERLINK主从站实现技术 |
| 3.1 引言 |
| 3.2 POWERLINK实现方案分析 |
| 3.3 POWERLINK硬件协议栈集成 |
| 3.4 基于CANopen的应用层实现 |
| 3.5 本章小结 |
| 4 POWERLINK与NCUC-Bus互联装置设计 |
| 4.1 引言 |
| 4.2 POWERLINK和NCUC互联方案分析 |
| 4.3 NCUC从站设计 |
| 4.4 POWERLINK主站对象字典设计 |
| 4.5 本章小结 |
| 5 功能与性能测试 |
| 5.1 引言 |
| 5.2 测试平台搭建 |
| 5.3 POWERLINK通信功能测试 |
| 5.4 POWERLINK通信性能测试 |
| 5.5 POWERLINK和NCUC互联实验 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
（8）面向SoC嵌入式实时操作系统的研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 嵌入式实时操作系统的发展现状及趋势 |
| 1.2 课题的研究背景和意义 |
| 1.3 课题来源、研究内容及意义 |
| 1.4 本文组织结构 |
| 第二章 实时操作系统及LT-H10滚齿机系统概述 |
| 2.1 实时操作系统 |
| 2.2 实时操作系统的组成 |
| 2.3 μC/OS-II实时操作系统简介 |
| 2.4 LT-H10数控系统 |
| 2.4.1 LT-H10数控系统概述 |
| 2.4.2 LT-H10数控系统存在的问题和不足 |
| 2.4.3 LT-H10数控系统的改进方案 |
| 2.5 本章小结 |
| 第三章 面向SoC嵌入式实时操作系统的设计 |
| 3.1 SoC_rtOS实时操作系统设计 |
| 3.2 SoC_rtOS系统抢占式任务调度设计 |
| 3.3 SoC_rtOS系统任务管理设计 |
| 3.4 SoC_rtOS系统任务同步和通信设计 |
| 3.5 SoC_rtOS系统存储管理设计 |
| 3.6 SoC_rtOS系统的中断机制设计 |
| 3.7 本章小结 |
| 第四章 面向SoC嵌入式实时操作系统的实现 |
| 4.1 硬件及开发环境简介 |
| 4.1.1 硬件介绍 |
| 4.1.3 开发环境简介 |
| 4.2 SoC_rtOS系统任务管理的实现 |
| 4.2.1 任务管理的数据结构 |
| 4.2.2 系统任务结构 |
| 4.2.3 系统任务调度 |
| 4.2.4 系统多任务的启动 |
| 4.3 SoC_rtOS系统内存管理的实现 |
| 4.3.1 内存管理的数据结构 |
| 4.3.2 内存分区的创建、获取和释放 |
| 4.4 SoC_rtOS系统外设管理的实现 |
| 4.4.1 FPGA原理 |
| 4.4.2 Micro Blaze处理器 |
| 4.4.3 I/O读写管理的实现 |
| 4.5 本章小结 |
| 第五章 面向SoC嵌入式实时操作系统的测试与分析 |
| 5.1 SoC_rtOS系统测试 |
| 5.2 设计对比系统对任务的切换时间进行测量和分析 |
| 5.2.1 在ARM处理器上测量任务切换的时间 |
| 5.2.2 在Micro Blaze软核处理器上测量任务切换时间 |
| 5.3 结果分析 |
| 5.4 本章小结 |
| 结束语 |
| 参考文献 |
| 发表文章 |
| 致谢 |
（9）高速高精多通道数控系统中基于FPGA的EtherCAT主站设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 课题研究的背景 |
| 1.1.1 数控技术 |
| 1.1.2 现场总线 |
| 1.1.3 工业以太网 |
| 1.1.4 SOPC技术简介 |
| 1.2 国内外研究现状及研究意义 |
| 1.3 主要研究内容及其章节安排 |
| 第二章 实时工业以太网技术EtherCAT |
| 2.1 引言 |
| 2.2 EtherCAT系统概述 |
| 2.2.1 EtherCAT运行原理 |
| 2.2.2 EtherCAT技术优势 |
| 2.3 EtherCAT通信方式 |
| 2.3.1 数据帧结构 |
| 2.3.2 寻址方式 |
| 2.4 通信模式 |
| 2.5 分布时钟 |
| 2.6 状态机及应用层协议 |
| 2.6.1 状态机 |
| 2.6.2 应用层协议 |
| 2.7 本章小结 |
| 第三章 主站架构及硬件方案设计 |
| 3.1 基于FPGA的数控系统EtherCAT主站系统架构 |
| 3.2 主站硬件方案设计 |
| 3.2.1 FPGA控制核心电路设计 |
| 3.2.2 供电电源电路设计 |
| 3.2.3 网络模块电路设计 |
| 3.2.4 其他模块电路设计 |
| 3.3 本章小结 |
| 第四章 主站方案的软件实现 |
| 4.1 主站软件实现结构 |
| 4.2 时钟同步研究 |
| 4.2.1 时间戳的获取 |
| 4.2.2 频率补偿模型 |
| 4.2.3 时钟同步算法 |
| 4.3 EtherCAT主站可靠性设计 |
| 4.4 VHDL语言程序设计 |
| 4.4.1 VHDL硬件语言 |
| 4.4.2 主站时钟频率补偿模块 |
| 4.4.3 双口RAM模块 |
| 4.4.4 EMIF模块 |
| 4.4.5 MII监听模块 |
| 4.5 Ethercat主站软件设计 |
| 4.5.1 NiosⅡ介绍 |
| 4.5.2 NiosⅡ软核的建立 |
| 4.5.3 主站协议栈实现 |
| 4.6 本章小结 |
| 第五章 主站设计整体测试 |
| 5.1 测试平台搭建 |
| 5.2 一致性测试 |
| 5.3 实时性测试 |
| 5.4 同步性测试 |
| 5.5 可靠性测试 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 研究前景展望 |
| 参考文献 |
| 攻读硕士学位期间的学术活动及成果情况 |
（10）基于FPGA的六轴工业机器人伺服系统设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 工业机器人伺服系统简介 |
| 1.1.1 工业机器人的组成 |
| 1.1.2 交流伺服控制策略 |
| 1.1.3 伺服系统性能指标 |
| 1.2 课题研究背景和意义 |
| 1.3 工业机器人伺服系统研究现状 |
| 1.3.1 国外研究现状 |
| 1.3.2 国内研究现状 |
| 1.4 发展趋势 |
| 1.5 课题的来源和论文结构安排 |
| 第2章 改进的PMSM数学模型及Simulink仿真 |
| 2.1 PMSM的数学模型及控制策略 |
| 2.2 改进的PMSM数学模型 |
| 2.2.1 位置前馈补偿控制 |
| 2.2.2 电压前馈解耦控制 |
| 2.3 Simulink仿真分析 |
| 2.4 本章小结 |
| 第3章 六轴工业机器人伺服系统硬件设计 |
| 3.1 系统硬件总体结构 |
| 3.2 电源管理 |
| 3.2.1 控制电源板 |
| 3.2.2 功率电源板 |
| 3.3 FPGA主控板 |
| 3.3.1 主控芯片简介 |
| 3.3.2 相电流副边调理 |
| 3.4 信号接口板 |
| 3.4.1 上位机通信接口 |
| 3.4.2 脉冲控制接口 |
| 3.4.3 安川伺服兼容接口 |
| 3.4.4 编码器解码电路 |
| 3.5 逆变功率板 |
| 3.5.1 IPM应用电路 |
| 3.5.2 强弱电隔离电路 |
| 3.5.3 相电流源边采集 |
| 3.6 板级连接 |
| 3.7 本章小结 |
| 第4章 Verilog HDL主控逻辑设计 |
| 4.1 主控逻辑框架 |
| 4.2 外部信号处理 |
| 4.2.1 上位机命令解析 |
| 4.2.2 用户命令滤波 |
| 4.3 ADC IP相电流采集 |
| 4.3.1 ADC IP简介 |
| 4.3.2 ADC IP多通道配置 |
| 4.3.3 相电流中值检测 |
| 4.4 单轴控制逻辑 |
| 4.4.1 单轴控制逻辑框图 |
| 4.4.2 闭环控制时序分析 |
| 4.4.3 位置环 |
| 4.4.4 速度环 |
| 4.4.5 电流环 |
| 4.4.6 主状态机设计 |
| 4.4.7 故障信息处理 |
| 4.5 多轴复用技术 |
| 4.5.1 多通道除法器 |
| 4.5.2 多通道Cordic算法 |
| 4.6 本章小结 |
| 第5章 Nios Ⅱ嵌入式系统设计 |
| 5.1 Nios Ⅱ嵌入式系统简介 |
| 5.1.1 Nios Ⅱ概述 |
| 5.1.2 Avalon通信总线 |
| 5.1.3 Nios Ⅱ开发流程 |
| 5.2 Nios Ⅱ软核开发环境 |
| 5.2.1 Nios Ⅱ嵌入式系统框架 |
| 5.2.2 Nios Ⅱ软核 |
| 5.2.3 系统IP配置 |
| 5.2.4 用户自定义IP |
| 5.2.5 地址空间分配 |
| 5.3 Nios Ⅱ软件开发工程 |
| 5.3.1 软件主程序 |
| 5.3.2 人机交互程序 |
| 5.3.3 伺服状态指示程序 |
| 5.3.4 电子齿轮比计算 |
| 5.4 本章小结 |
| 第6章 调试与测试 |
| 6.1 测试平台搭建 |
| 6.1.1 测试框架 |
| 6.1.2 上位机平台 |
| 6.1.3 机械平台 |
| 6.1.4 硬件平台 |
| 6.2 单板功能测试与SI测试 |
| 6.2.1 电源管理测试 |
| 6.2.2 SI波形测试 |
| 6.2.3 风险点评估 |
| 6.3 软件测试 |
| 6.3.1 ADC IP多通道时序 |
| 6.3.2 FPGA编译报告 |
| 6.4 系统指标测试 |
| 6.4.1 电流环测试 |
| 6.4.2 速度环测试 |
| 6.4.3 位置环测试 |
| 6.4.4 系统指标 |
| 6.5 本章小结 |
| 第7章 总结与展望 |
| 7.1 课题总结 |
| 7.2 工作展望 |
| 致谢 |
| 参考文献 |
| 附录 |
四、数控系统实时IP软核的研究与开发（论文参考文献）
- [1]基于SOC的无线信道自适应均衡器的研究[D]. 董亚博. 东华大学, 2021(09)
- [2]旋转超声振动辅助电火花加工自适应脉冲电源设计与实验研究[D]. 宋恩禹. 北方工业大学, 2020(02)
- [3]面向高速数控装备的EtherCAT主站技术研究[D]. 苏攀杰. 广东工业大学, 2020(06)
- [4]基于龙芯LS132软核处理器的SoC设计与实现[D]. 祝倩. 中国科学院大学(中国科学院国家空间科学中心), 2020(02)
- [5]基于NURBS曲线算法的运动控制器设计与研究[D]. 田军胜. 浙江工业大学, 2019(07)
- [6]基于MicroBlaze的μC/OS-Ⅱ操作系统移植[J]. 常华利,尹震宇. 计算机系统应用, 2017(05)
- [7]POWERLINK总线与NCUC-Bus互联技术研究[D]. 施伟斌. 华中科技大学, 2017(03)
- [8]面向SoC嵌入式实时操作系统的研究与实现[D]. 常华利. 中国科学院大学(中国科学院沈阳计算技术研究所), 2017(01)
- [9]高速高精多通道数控系统中基于FPGA的EtherCAT主站设计[D]. 张越盈. 合肥工业大学, 2017(09)
- [10]基于FPGA的六轴工业机器人伺服系统设计与实现[D]. 刘雷. 杭州电子科技大学, 2017(03)
标签：数控系统论文; 通信论文; ethercat论文; fpga论文; 自适应算法论文;