WIDOSNet节点以太网网关接口的研究与实现

论文摘要

宽带综合数据光同步网(WIDOSNet)是本项目组根据现代网络发展需要而设计的具有自主知识产权的全新的网络。采用光纤为传输媒介,使系统拥有巨大的带宽容量,这样传输带宽的瓶颈得以解决;采用高速可编程片上系统组成的多处理器使系统拥有足够的信息处理能力;另外由于采用全新的动态数据流量调整的概念,可以使我们对它的未来有无限的想象空间。应用FPGA、SOPC等相关技术,能够方便的传输文件、语音、图像及数据等综合业务信息,具有高实时性、高可靠性、高灵活性及高效性的特点,应用前景广阔。宽带综合数据光同步网主要由网络集中器部分和用户节点部分组成。本课题主要完成节点以太网网关接口的基本功能。结合目前的发展现状,提出了嵌入式以太网网关接口的解决方案。以NIOS II嵌入式处理器为核心,利用以太网控制器DM9000A设计了基于NIOS II嵌入式处理器的以太网网关接口。到目前为止完成了以太网网关接口的具体硬件设计方案以及在Quartus II平台下的相关模块化设计,编写了节点计算机通信部分的相关协议以及网关接口的驱动程序。实验结果表明,该设计完成了基本要求功能。与传统的嵌入式设计方案相比,该方案应用FPGA、SOPC等相关技术具有很强的扩展性和灵活性,降低了开发成本和硬件实现风险。此外课题针对节点部分设计了数据管理器,以便实现数据的存储转发,并提出了差错控制的几种方法,通过比较这些算法的优缺点来说明差错控制算法的发展与改进,以便于应用人员运用更合理的算法来优化网络传输性能。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 研究背景
• 1.2 国内外发展状况和趋势
• 1.3 论文研究内容和所做工作
• 1.4 论文的章节安排
• 第2章 综合数据光同步网节点计算机的结构与设计
• 2.1 宽带综合数据光同步网简介
• 2.1.1 宽带综合数据光同步网的组成
• 2.1.2 宽带综合数据光同步网的特点
• 2.2 节点计算机的结构与设计
• 2.2.1 节点子系统的结构设计
• 2.2.2 节点计算机的数据结构设计
• 2.2.3 节点计算机通信
• 第3章 节点以太网网关接口的硬件电路设计
• 3.1 节点以太网网关接口的硬件电路结构
• 3.2 FPGA 器件概述及其外围电路设计
• 3.2.1 FPGA 的基本结构及特点
• 3.2.2 EPCS 配置电路设计及其工作原理
• 3.2.3 JTAG 接口电路设计及其配置过程
• 3.2.4 UART 串行接口电路设计
• 3.2.5 电源电路的设计
• 3.3 PCI 物理接口的设计
• 3.4 以太网网关接口的硬件电路设计
• 3.4.1 以太网控制器的基本结构及特点
• 3.4.2 网关接口的硬件电路组成
• 3.4.3 以太网控制器与FPGA 的数据接口和控制接口的设计
• 3.4.4 以太网网关接口开发电路板
• 第4章 节点以太网网关接口的嵌入式设计
• 4.1 基于 SOPC Builder 的 NIOS II 系统设计
• 4.1.1 NIOS II 处理器内核设计
• 4.2 SDRAM 与NIOS II 的连接与设计
• 4.3 自定义用户外设组件的设计与实现
• 4.3.1 以太网网关接口模块设计及Verilog 语言实现
• 4.3.2 PCI 物理接口模块设计与实现
• 4.4 节点计算机中断申请电路的设计
• 4.5 Quartus II 中同步技术的设计与实现
• 4.5.1 位同步提取的设计与实现
• 4.5.2 帧同步提取的设计与实现
• 第5章 节点以太网网关接口的软件设计与调试
• 5.1 以太网信号帧结构
• 5.2 网络控制器DM9000A 的工作原理
• 5.3 基于NIOS II 的DM9000A 的FPGA 控制
• 5.3.1 初始化模块
• 5.3.2 数据发送模块
• 5.3.3 数据接收模块
• 5.4 软件的调试与验证
• 5.4.1 软件调试平台简介
• 5.4.2 JTAG 接口电路测试
• 5.4.3 UART 接口电路测试
• 5.4.4 以太网网关接口调试
• 第6章 网络内部数据管理
• 6.1 节点计算机数据管理器的设计及作用
• 6.1.1 数据存储转发模块设计及 VHDL 语言的实现
• 6.2 差错检测的研究与实现
• 6.2.1 差错检测方法与比较
• 6.2.2 CRC 码的 Verilog 语言实现
• 结论
• 总结
• 展望
• 参考文献
• 攻读硕士学位期间发表的论文和获得的科研成果
• 致谢
• 详细摘要