X处理器中高性能存储部件全定制设计与实现

论文摘要

X处理器是一款面向流应用的64位高性能微处理器。它包含多个存储部件,如LRF、CCRF和SRF等等。本课题针对这些存储部件全定制设计与实现展开研究,结合多种技术在0.13um工艺下实现了一款32字65位1读1写寄存器文件、一款2048字64位单端口SRAM。最差情况下模拟结果表明:寄存器文件的读写操作时间小于650ps,SRAM的读写操作时间不超过1.4ns。译码器是存储部件关键路径的重要组成部分,提高译码速度能有效提高寄存器文件和SRAM的读写速度。本文把P型动态电路与静态译码器结合,不仅解决了静态译码器的写重叠问题,而且提高了译码速度。此外,由于译码器关键路径的特殊性,使用一种称为“门偏斜”的关键路径优化方法。SRAM的译码使用这两种技术,取得了很好的效果。良好的版图布局能够有效降低电路的面积、功耗和延时。欧拉路径法是解决互补CMOS电路版图布局的一种方法,然而对于不存在欧拉路径的互补CMOS电路和非互补CMOS电路则无能为力。本文在基本欧拉路径方法的基础上,提出一种拓展的欧拉路径方法,使之能够应用于所有互补CMOS电路和动态电路的版图布局。在寄存器文件和SRAM版图设计中使用上述方法,有效提高了版图实现所需时间。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 X处理器介绍
• 1.2 课题研究背景
• 1.3 课题研究内容及意义
• 1.4 课题研究主要工作与成果
• 1.5 本文的组织结构
• 第二章 寄存器文件和SRAM全定制设计技术
• 2.1 寄存器文件和SRAM设计技术
• 2.1.1 总体结构
• 2.1.2 存储单元
• 2.1.3 预充电路
• 2.1.4 地址转变探测电路
• 2.1.5 灵敏放大器
• 2.1.6 功耗分析与低功耗技术
• 2.2 全定制设计流程及工具
• 2.2.1 全定制设计流程
• 2.2.2 全定制设计工具
• 2.3 本章小结
• 第三章 高速译码器设计
• 3.1 译码器结构
• 3.2.1 静态译码器
• 3.2.2 动态译码器
• 3.2 高速译码器设计
• 3.2.1 优化反相器链
• 3.2.2 优化译码器关键路径尺寸
• 3.3 模拟试验与试验结果
• 3.4 本章小结
• 第四章 多端口寄存器文件设计
• 4.1 LRF设计要求与设计端口
• 4.2 LRF各个模块结构
• 4.2.1 各个模块功能介绍
• 4.2.2 读写操作时序关系
• 4.2.3 写译码电路
• 4.2.4 读译码电路
• 4.2.5 位单元
• 4.2.6 地址比较电路
• 4.2.7 脉冲产生电路
• 4.2.8 灵敏放大器电路
• 4.2.9 常值单元
• 4.3 7读3写寄存器文件CCRF
• 4.4 CCRF总体模块划分
• 4.4.1 译码模块
• 4.4.2 存储单元
• 4.4.3 reset信号的控制
• 4.4.4 地址比较和输出控制
• 4.4.5 写穿透路径
• 4.5 本章小结
• 第五章 电流模式单端口SRAM设计
• 5.1 传统电压模式SRAM
• 5.2 新型电流模式SRAM设计原理
• 5.2.1 电流模式写技术
• 5.2.2 电流模式读技术
• 5.3 版图模拟实验
• 5.3.1 传统电压模式单端口SRAM
• 5.3.2 电流模式单端口SRAM
• 5.3.3 试验数据对比分析
• 5.4 大规模单端口SRAM
• 5.4.1 设计目标和端口说明
• 5.4.2 模块总体结构
• 5.4.3 地址译码电路
• 5.4.4 读多路选择
• 5.4.5 脉冲产生电路
• 5.5 本章小结
• 第六章 基于存储单元的存储部件版图设计
• 6.1 版图设计中晶体管布局方法
• 6.1.1 基本欧拉路径法
• 6.1.2 欧拉路径法
• 6.1.3 拓展的欧拉路径法
• 6.1.4 欧拉路径法在动态电路中的应用
• 6.1.5 晶体管尺寸对版图的影响
• 6.2 LRF版图设计
• 6.2.1 总体结构
• 6.2.2 最终版图
• 6.2.3 模拟结果
• 6.3 电流模式单端口SRAM版图设计
• 6.3.1 总体布局规划
• 6.3.2 层次化设计
• 6.3.3 基于存储单元的设计策略
• 6.3.4 整体电路版图设计
• 6.3.5 模拟结果
• 6.4 本章小结
• 第七章 结束语与工作展望
• 7.1 结束语
• 7.2 工作展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果
• 作者在学期间参与科研项目