NAND Flash主控中BCH编译码器的研究和ASIC实现

论文摘要

BCH码是线性分组码的一种,具有强大的多比特随机错误纠正能力,在数据存储领域有着广泛的应用,尤其是在以NAND Flash为介质的数据存储系统中,基于BCH码的纠错设计至关重要。本文在充分分析NAND Flash存储结构特点及其文件系操作特性的基础上,提出了按扇区编码和按码字存储的设计方案,为高性能BCH编译码器的实现奠定基础。文章从面积、速度和功耗三个方面着手,围绕BCH编译码器的硬件设计和实现进行了深入的分析和探讨。重点研究了BCH译码器的结构和性能优化,通过分析传统按页预取译码的不足,提出了分组预取译码的方法,以及适合于分组预取译码的两级流水的BCH译码器结构,大大提高了BCH码的译码效率。同时,对译码器的三个部件:伴随式计算、IBM迭代和Chien搜索电路,分别进行了优化。最后,根据BCH编译码器分时工作以及无错不译码的特点,提出了动态门控时钟的低功耗设计方案,极大地降低了模块的功耗。

论文目录

致谢

摘要

Abstract

1 绪论

1.1 课题背景及意义

1.2 BCH纠错码简介

1.3 本文的主要研究内容和结构安排

2 BCH纠错码原理与设计

2.1 BCH码基本原理

2.1.1 BCH码编码原理

2.1.2 BCH码译码原理

2.2 BCH码的参数设计

2.2.1 NAND Flash简介

2.2.2 BCH码参数设计

3 并行BCH编码器设计

3.1 并行BCH编码器实现原理

3.2 并行BCH（4224，4120，8）编码器的设计

3.3 设计结果与分析

4 高性能BCH译码器设计

4.1 分组预取译码

4.2 BCH译码器结构

4.3 伴随式计算电路设计

4.3.1 余式求解电路设计

4.3.2 常数乘法器设计

4.4 高速IBM迭代算法电路设计

4.5 高速Chien搜索电路设计

4.6 性能分析

5 BCH编译码器的低功耗设计

5.1 低功耗设计方案

5.2 功耗仿真分析

6 总结与展望

参考文献

作者简介

作者攻读硕士学位期间发表的论文

相关论文文献

[1].Modeling of program Vth distribution for 3-D TLC NAND flash memory[J]. Science China(Information Sciences) 2019(04)
[2].超越96层,3D NAND工艺存在哪些挑战? 记忆体层数堆叠的瓶颈与全新解决方案的机遇[J]. 中国集成电路 2019(06)
[3].科技进步：中国首次量产64层3D NAND闪存芯片[J]. 电子世界 2019(19)
[4].64层3D NAND闪存[J]. 办公自动化 2019(20)
[5].Quad-Level Cell NAND Design and Soft-Bit Generation for Low-Density Parity-Check Decoding in System-Level Application[J]. Wuhan University Journal of Natural Sciences 2018(01)
[6].克服3D NAND规模化生产面临的挑战[J]. 中国集成电路 2018(03)
[7].适用于旗舰级智能手机的3D NAND[J]. 今日电子 2018(04)
[8].NAND闪存编程干扰错误研究[J]. 中国传媒大学学报(自然科学版) 2018(03)
[9].Analysis of 3D NAND technologies and comparison between charge-trap-based and floating-gate-based flash devices[J]. The Journal of China Universities of Posts and Telecommunications 2017(03)
[10].武汉新芯3D NAND将成为中国存储芯片产业弯道超车的切入点[J]. 电子世界 2015(24)
[11].神秘的3D NAND[J]. 个人电脑 2016(05)
[12].NAND闪存在工厂编程中的关键技术研究[J]. 集成电路应用 2016(09)
[13].云应用导致NAND闪存需求下降[J]. 电子产品世界 2013(12)
[14].具备高存储密度的新型NAND设备管理方案[J]. 计算机应用 2014(08)
[15].一种高效率访问NAND数据的方法[J]. 通信技术 2012(12)
[16].2010年NAND闪存营收将创新纪录[J]. 半导体信息 2011(01)
[17].NAND FLASH测试设计及使用探讨[J]. 电子世界 2018(17)
[18].美光推出创新闪存装置,延长NAND闪存生命周期[J]. 集成电路应用 2011(01)
[19].3-bit-per-cell NAND闪存[J]. 电子设计工程 2010(09)
[20].NAND闪存市场很衰很混乱[J]. 中国电子商情(基础电子) 2008(10)
[21].Low-Complexity Detection and Decoding Scheme for LDPC-Coded MLC NAND Flash Memory[J]. 中国通信 2018(06)
[22].Spansion SLC NAND出样发力嵌入式应用[J]. 中国电子商情(基础电子) 2012(06)
[23].基于FPGA与NAND闪存的固态存储系统设计[J]. 电子测试 2011(12)
[24].损伤恢复机制对3D NAND闪存保持特性的影响[J]. 微纳电子技术 2019(10)
[25].存储器大厂3D NAND良率提升NAND产能恐过剩[J]. 半导体信息 2018(01)
[26].长江存储年底提供自研32层堆叠3D NAND闪存样品[J]. 半导体信息 2017(02)
[27].A high efficiency all-PMOS charge pump for 3D NAND flash memory[J]. Journal of Semiconductors 2016(07)
[28].DM368 NAND Flash启动揭秘[J]. 电子设计技术 2011(11)
[29].中国首款64层3D NAND闪存量产[J]. 智能城市 2019(18)
[30].3D NAND Flash测试平台设计与实现[J]. 杭州电子科技大学学报(自然科学版) 2018(01)

标签：分组预取译码论文; 低功耗论文; 两级流水论文; 并行论文;

NAND Flash主控中BCH编译码器的研究和ASIC实现

论文摘要

论文目录

相关论文文献

猜你喜欢