ATSC 8-VSB解调器LSI硬件实现

论文摘要

ATSC Standard A/53B标准规定,可以用8-VSB（8 Level Vestigial Side Band）调制方式实现在6Mhz带宽内传输19.39Mbps有效数据。论文详细描述了实现该功能的数字前端接收器的实现方法。数字前端接收器可由一块大规模集成电路来实现（8-VSB-LSI）,该芯片从功能上可分为8-VSB解调器（Demodulator）和信道译码器（FEC）两部分。芯片的8-VSB解调器部分提供对接收信号的处理:首先用正交解调器（Quadrature Demodulate）对A/D采样后数字信号进行解调,同时在这个过程中通过自动增益控制器（Auto Gain Controller）调整RF接受器输出合理增益范围的模拟信号。其次进行信号采样时间恢复（Timing Recovery）,即把A/D任意频率采样率信号调整到一个固定采样率。再次用导频跟踪（Pilot Tracking）,载波恢复（CarrierRecover）把从天线抖动、频道切换或者噪声脉冲激励等情况下造成的短暂的、偶然的信号丢失中情况下快速恢复。最后用判决反馈均衡器（DFE）把解调后的固定采样率信号从可能对应存在的各种噪声环境,例如信号重影（ghosts）,脉冲噪声干扰（noise bursts/impulse noise interference）,信号衰减（signal fades）,峭壁效应（cliffeffect）,同频干扰（co-channel interference）,邻近频道干扰（adjacent-channelinterference）,多径效应（multipath distortion）中可靠的恢复。信道译码器（ForwardError Correction）提供对包含在信号中的数据进行处理,将已经恢复为按照发送时钟/相位采样的信号流正确复原为MPEG所需格式的数据,主要包括帧同步（Field Sync）、网格译码（Trellis Decoder）、解交织（De-interleaver）、里德所罗门译码（Reed-Solomon Decoder）、解扰码（De-Randomizer）,和MPEG编码恢复。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1.论文的背景
• 1.2.数字电视解调芯片现状
• 1.3.论文的组织结构
• 第2章 芯片总体概述
• 2.1.芯片设计框图
• 2.2.芯片工作模式
• 2.2.1.响应参数设置
• 2.2.2.进程描述
• 第3章 芯片内部模块功能描述
• 3.1.自动增益控制（AUTO GAIN CONTROLLER）
• 3.2.正交解调和低通滤波器（QUADRATURE DEMODULATE AND HALF BAND LOWPASS FILTER）
• 3.3.时间恢复（TIMING RECOVERY）
• 3.4.奈奎斯特滤波器（SQUARE ROOT RAISED COSINE FILTER）
• 3.5.导频跟踪（PILOT TRACKING）
• 3.6.载波恢复（CARRIER RECOVER）
• 3.7.判决反馈均衡器（DECISION FEEDBACK EQUALIZER）
• 3.8.信道译码（FORWARD ERROR CORRECTION）
• 第4章 芯片部分内部模块硬件实现
• 4.1.自动增益控制硬件实现
• 4.1.1.IF AGC电路结构
• 4.1.2.RF AGC电路结构
• 4.2.正交解调和低通滤波器硬件实现
• 4.3.时间恢复硬件实现
• 4.3.1.插值滤波器电路结构
• 4.3.2.误差检测器
• 4.3.3.环路滤波器
• 4.3.4.数控振荡器
• 4.4.信道译码器硬件实现
• 4.4.1.帧同步硬件实现
• 4.4.2.网络译码硬件实现
• 4.4.3.解交织硬件实现
• 4.4.4.里德—所罗门解码器硬件实现
• 4.4.5.解扰码器硬件实现
• 4.4.6.MPEG编码恢复
• 4.5.I2C和MC通讯控制
• 第5章 结束语
• 参考文献
• 致谢