论文摘要
随着ASIC系统规模的扩大和半导体工艺的发展,多FPGA系统用在大规模ASIC的逻辑仿真方面的研究也逐渐增多。多FPGA系统解决了单片FPGA系统逻辑资源容量和引脚不足的限制,又由于其可重复编程性和并行处理的特点使得多FPGA逻辑仿真系统目前成为验证ASIC设计的主流技术。多FPGA系统是指几片乃至几十片FPGA芯片按照一定的拓扑结构组成的大规模的系统。本文首先通过对实现系统逻辑仿真的三种方案进行分析比较,确定多FPGA系统实施的必要性和可行性。然后对其实现的关键技术进行了探讨。针对多FPGA系统的实现方法,重点对其FPGA芯片的互连方式(即拓扑结构)进行了总结分析;另外,在将大规模ASIC的逻辑映射到多FPGA系统时,需要将其逻辑进行分割,以成功实现ASIC到多FPGA系统的转换。本文总结了目前已有的一些算法都是在KL算法和FM算法的基础上改进得来的,并对KL算法和FM算法的基本原理进行介绍。多FPGA系统的另外一个关键技术是系统全局时钟同步的问题。在本文中,提出了目前的时钟同步方案包括:时钟树方案、时钟传递方案、基于FPGA芯片内部的DLL元件的方案以及几种时钟同步的混合方案。对时钟同步的问题进行了分析。关于多FPGA系统的配置方法问题,本文提出了一种新的针对Xilinx公司FPGA芯片进行配置的方案。通过利用CPLD控制简单的时序,利用PLATFORM FLASH PROM XCF32P分区存储配置数据的方法,使4片FPGA在并行配置的模式下完成其配置工作。这种配置方案既快速又方便。在分析完构建多FPGA系统的关键技术之后,本文介绍了自己设计的多FPGA系统。采用Xilinx公司VIRTEX系列XCV200芯片组成多FPGA系统,利用MESH改进型的拓扑结构,采用了几种时钟同步的方案和上文提到的配置方法设计了原理图和PCB,并对设计的多FPGA系统性能进行了简单分析。
论文目录
中文摘要英文摘要1 绪 论1.1 ASIC 系统逻辑仿真问题的提出1.1.1 ASIC 系统的逻辑验证1.1.2 软件仿真(Simulation)1.1.3 原型验证(Prototyping)1.1.4 逻辑仿真(Emulation)1.2 基于多 FPGA 的逻辑仿真系统1.3 国内外关于多 FPGA 逻辑仿真系统的研究现状1.4 目前多 FPGA 系统存在的问题1.5 本文研究的目的和研究内容2 现有逻辑仿真系统方案及分析2.1 构成逻辑仿真系统的三种方案2.1.1 基于微处理器的逻辑仿真系统2.1.2 基于单片 FPGA 的逻辑仿真系统2.1.3 基于多 FPGA 逻辑仿真系统2.2 多 FPGA 系统的关键技术概述2.2.1 拓扑结构2.2.2 逻辑分割2.2.3 布线(路由选择)2.2.4 时钟管理2.2.5 配置方案2.3 现有多 FPGA 系统介绍3 多 FPGA 系统关键技术3.1 多 FPGA 系统的拓扑结构3.1.1 网格(Mesh)型拓扑结构3.1.2 交叉开关型(crossbar)拓扑结构3.1.3 总线结构的拓扑关系3.1.4 拓扑结构分析3.2 逻辑分割3.2.1 逻辑分割和映射3.2.2 逻辑分割算法3.2.3 Kernighan-Lin 算法原理3.2.4 Fiduccia-Matthesys 算法原理3.3 时钟同步3.3.1 基于时钟树的时钟同步3.3.2 基于时钟传递的时钟同步3.3.3 基于 FPGA 内部时钟模块的时钟同步3.3.4 混合方式时钟同步3.4 多 FPGA 系统的配置方案3.4.1 Platform Flash PROM XCF32P 芯片介绍3.4.2 XCF32P 配置 4 片 FPGA4 多 FPGA 系统平台设计4.1 多 FPGA 系统平台介绍4.2 芯片选型4.3 系统原理图设计4.3.1 电源模块4.3.2 时钟源和时钟同步管理模块4.3.3 配置模块4.3.4 FPGA 阵列模块4.4 系统 PCB 设计4.4.1 等长匹配4.4.2 电源网络5 多 FPGA 系统性能分析和总结5.1 多 FPGA 系统平台性能分析5.2 设计总结6 总结与展望6.1 总结6.2 展望致谢参考文献附录:作者在攻读学位期间发表的论文目录
相关论文文献
- [1].HyperLynx在多FPGA系统设计中的应用[J]. 自动化技术与应用 2008(07)
- [2].一种面向高性能计算的多FPGA互连结构及划分方法[J]. 计算机应用研究 2015(01)
标签:多系统论文; 逻辑仿真论文; 时钟同步论文; 配置论文; 拓扑结构论文;