一种低相位噪声频率合成器的设计

论文摘要

锁相环是无线接收机中一个重要的组成部分,但是锁相环的输出时钟周期会因为噪声的影响而改变。这在时域上表现为时钟抖动,在频域上表现为相位噪声。本文设计了在以设计一种低相位噪声的频率合成器的前提下,对整个PLL的模块进行了新的组合设计。通过分析整个相位噪声在系统中的传输特性,优化设计了整个频率合成器的特征参数,达到降低相噪的目的。具体到实际的电路中,同过对VCO相噪机制的分析,设计了一种交叉耦合性LC-VCO结构,并且在其中引入了电容阵列结构,有效的降低了压控增益,从而降低了VCO的相位噪声,并且对整个系统相位噪声的减少有重要的影响。另外,通过引入电容阵列,也增大了VCO的调谐范围,使VCO大的工作范围更大了。在电荷泵的中,充分考虑的各种电荷泵的优缺点,对电荷泵中的非理想效应,电荷泄漏,电荷失配进行了详细的分析,最会设计了一种电流陀结构的电荷泵。在分频器和鉴频鉴相器的选择设计上,分别选用了多模分频器和无死区结构的鉴频鉴相器,大大降低了系统的复杂性和系统的噪声。

论文目录

• 摘要
• ABSTRACT
• 第一章 引言
• 第二章 锁相环频率合成器的原理和结构
• 2.1 锁相环的基本结构
• 2.2 锁相环频率合成器
• 2.2.1 整数分频的频率合成器
• 2.2.2 分数分频的频率合成器
• 2.3 相位噪声的基本概念
• 2.4 锁相环的各模块电路
• 2.4.1 鉴频鉴相器
• 2.4.2 电荷泵
• 2.4.3 压控振荡器
• 2.4.4 分频器
• 2.5 LC 压控振荡器
• 2.5.1 单端能量补偿系统的分析
• 2.5.2 窄带电感电容压控振荡器和宽带电感电容压控振荡器
• 2.5.3 电感设计
• 2.5.4 可变电容的设计
• 2.5.5 VCO 的相位噪声分析
• 第三章 电路系统的分析和设计
• 3.1 锁相环的线性化模型分析
• 3.1.1 二阶锁相环
• 3.1.2 三阶PLL
• 3.1.3 四阶PLL
• 3.2 系统相位噪声的分析
• 3.2.1 PLL 系统相位噪声的分析
• 3.3 系统参数的设计
• 第四章 具体电路的设计
• 4.1 鉴频鉴相器的设计
• 4.2 带隙基准源的设计
• 4.3 电荷泵的设计
• 4.4 VCO 的设计
• 4.5 分频器的设计
• 第五章 系统的整体仿真
• 结论
• 参考文献
• 致谢
• 攻读学位期间发表的学术论文目录