论文摘要
在当今的信息时代,信息技术的发展与广泛应用深刻改变了人们的生活生产和管理方式。信息成为了至关重要的资产,而这些资产也暴露在越来越多的威胁中。毫无疑问,保护信息的私密性、完整性、真实性和可靠性,以提供一个可信赖的计算环境已经成为企业和公众最迫切的需求之一。可信计算环境主要是通过增强现有的PC终端体系结构的安全性来保证整个系统的安全。其主要思路是在PC机硬件平台上引入可信架构来提高终端系统的安全性。可信计算技术的核心是称为TPM（Trusted Platform Module可信平台模块）的可信芯片。TPM实际上是一个含有密码运算部件和存储部件的系统级芯片,主要用到密码学领域里两个重要的算法:RSA非对称加密算法和SHA-1单向散列算法。SHA-1算法是由美国国家标准技术研究院（NIST）和美国国家安全局（NSA）共同设计的安全散列算法,在全世界使用最为广泛并已经成为业界的事实标准。它主要对长度小于264bits的消息进行哈希处理,得到160bits的消息摘要值。要根据摘要值得到原始消息和找到两个不同的消息具有相同的摘要值在计算上是不可行的。在目前的实际应用中,大部分的SHA-1算法还都由软件实现。随着需要保护的信息总量呈指数级增加,用户对SHA-1算法的运算速度也提出了越来越高的要求,用硬件实现该算法作为提高其运算速度的有效途径已经成为技术发展的必然趋势。本论文也正是对SHA-1协处理器的硬件实现方案进行了较深入的研究。本文首先分析了SHA-1算法,接着研究提高其运行效率的两个主要方向:流水线技术和并行计算结构。然而这两种结构并不完全适合可信芯片的系统设计要求,由此本文提出了一种新的循环迭代展开结构完成SHA-1算法的快速硬件实现。该硬件结构的核心思想是将SHA-1算法连续两步的迭代运算合并为一步,将原来80步的散列运算变为40步完成。同时,针对每一轮逻辑函数的相似性对其进行了复用,并采用快速进位加法器对关键路径进行了优化。最后集成WISHBONE总线接口,将模块封装为易于移植到其他安全芯片的IP软核形式。