纳米晶CdSe的高压电学性质研究

论文摘要

本文将薄膜制备和光刻技术相结合,在金刚石对顶砧(DAC)上集成测量微电路,并在此基础上采用范德堡(Van der pauw)电阻测量方法和交流阻抗谱方法,系统测量了室温下纳米CdSe在高压下的电阻率。通过与体材料CdSe电阻率的实验数据对比发现,室温下CdSe纳米材料由纤锌矿到岩盐矿的相变压力高于体材料的相变压力点。我们认为,除了由颗粒的粒径变小表面能增大引起的相变压力点升高外,还由于纳米样品相变前后介电环境发生了变化,使得界面电阻升高这样导致了电阻率的升高。本文所用的将DAC电学测量技术与阻抗谱分析相结合的方法,为确定电极化特征与相应结构的对应关系及相变的影响提供了一种可行的实现途径。

论文目录

• 论文提要
• 第一章 前言
• 1.1 纳米材料的研究概况
• 1.2 半导体纳米材料研究概况
• 1.3 论文选题的意义和目的
• 第二章 交流阻抗谱研究及应用
• 2.1 阻抗测量简介及高压研究意义
• 2.2 阻抗
• 2.3 阻抗谱的实验原理
• 2.4 实验常用阻谱图谱简介
• 2.5 本章小结
• 第三章 纳米晶CdSe 的高压电学研究
• 3.1 引言
• 3.2 高压下范德堡尔法测电阻率的原理
• 3.3 高压电学测量电路的制备
• 3.4 高压下纳米CdSe 电阻率的测量
• 3.5 压力作用下纳米CdSe 电阻率随温度的变化关系
• 3.6 本章小结
• 第四章 高压下纳米CdSe 的交流阻抗谱研究
• 4.1 等效电路的选取
• 4.2 纳米CdSe 阻抗谱数据分析
• 4.3 本章小结
• 第五章 总结
• 中文摘要
• Abstract
• 致谢