雷达高度表高速数据采集系统设计与实现

论文摘要

本文介绍了一种基于Compact PCI总线的高速数据采集系统,该系统用于脉冲雷达高度表视频回波信号的实时采集,也可以用于其他通用的数据采集场合;系统采样率高达200MSPS,量化精度12bit,并且实现了小于0.3%的模拟信号静态失真度。目前,高性能数据采集系统设计和实现的难点并不在于信号的高速采样,而是在于数据的实时处理、传输和存储;传统的存储介质往往具有速度或者容量方面的不足,而数据向计算机系统的传输也往往会受到总线速度、操作系统响应延迟等因素的影响,这些都成为限制数据采集系统性能提高的瓶颈。经过大量的分析与论证工作,本课题决定采用高性能FPGA实现数据的实时处理,并根据系统的各项参数设计和实现了多级数据缓存系统,实现了ADC采样数据与Compact PCI总线之间的适配,然后用32bit/33MHz配置的Compact PCI总线和RAID 0组态的磁盘阵列来实现数据的高速传输和存储。本文首先对数据采集系统的基本原理和组成结构进行了阐述,然后根据系统的各项参数要求确定了总体方案,并对各项参数进行了计算和论证;然后用大量的篇幅对系统的硬件设计、FPGA逻辑设计、Windows下驱动程序以及应用程序的设计和具体实现进行了完整的论述;针对Compact PCI总线操作和操作系统中断响应的特点,对基于FPGA片内RAM、片外FIFO和主机物理内存的多级数据缓存系统以及高效的数据拆分、重组机制系统作了详细阐述。

论文目录

• 摘要
• Abstract
• 1. 绪论
• 1.1 数据采集系统的基本概念和原理
• 1.2 课题的应用背景及研究意义
• 1.3 课题的主要任务
• 2. 数据采集系统的总体设计
• 2.1 数据传输总线的选择
• 2.2 数据存储系统的选择和设计
• 2.3 总体设计
• 3. 硬件系统设计
• 3.1 Compact PCI 数据采集卡功能分析
• 3.2 采集卡硬件总体结构
• 3.3 视频回波信号调理电路设计
• 3.4 A/D 转换系统设计
• 3.5 FPGA 选型和设计
• 3.6 板载数据缓存设计
• 3.7 Compact PCI 接口电路设计
• 4.F PGA 逻辑设计
• 4.1 总体功能设计与模块划分
• 4.2 时钟管理模块
• 4.3 ADC 高速采样数据的同步机制
• 4.4 对采样数据的预滤波处理
• 4.5 控制信号的跨时钟域传输与亚稳态的消除
• 4.6 数据的跨时钟域传输
• 4.7 多级数据缓存控制逻辑设计
• 4.8 数据的可校验性设计
• 5. 驱动程序和应用程序设计
• 5.1 数据采集驱动程序设计
• 5.2 数据采集应用程序设计
• 6. 系统调试与验证
• 6.1 Compact PCI 数据采集卡的硬件调试
• 6.2 采集系统的联合调试
• 7. 结束语
• 7.1 本文内容总结
• 7.2 前景及展望
• 致谢
• 参考文献