FPGA测试系统的研究与设计

论文摘要

随着现场可编程门阵列（FPGA）器件的应用越来越广泛,FPGA的测试技术和测试方法也受到了越来越多的重视和研究。FPGA的制造测试需要确保芯片在任何编程逻辑下都能可靠工作,因此需要设计多个测试配置和测试向量来保证测试的覆盖率。为了满足FPGA的制造测试对测试速度和自动化的要求,本文提出了一种改进的基于ATE （Automatic Test Equipment）的FPGA测试系统。ATE可保证对测试速度和自动化的要求,而使用FLASH存储阵列来存储测试配置则解决了ATE自带存储空间有限且扩展成本高的问题,降低了测试成本。系统使用Xilinx USB下载线下载测试配置并通过RS-232C接口控制测试配置在FLASH存储阵列中的存放位置,实现多个配置文件的存储。在测试时,系统通过ATE控制测试配置的读取和配置待测器件。论文首先对系统设计要求进行了分析,给出了系统设计的工作流程和整体实现架构。然后,论文给出了测试板和以XC2S200为逻辑控制平台的配置板的硬件设计。最后,论文给出了控制逻辑的具体设计,并提出了上位机软件环境的搭建方法。测试表明,本系统对Virtex系列FPGA的配置速度达到了95Mbit/s,且配置稳定,保证了测试速度；下载测试配置的速度为160Kbit/s,节省了测试准备时间。与传统的基于ATE的测试系统相比,改进的FPGA测试系统具有更快的测试速度和更低的测试成本。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 课题研究背景及意义
• 1.2 国内外研究现状
• 1.3 本文主要工作及内容安排
• 第二章 测试系统总体方案设计
• 2.1 自动测试设备平台介绍
• 2.1.1 J750测试机台简介
• 2.1.2 J750测试机台硬件架构
• 2.1.3 J750测试机台软件介绍
• 2.2 硬件平台方案选择
• 2.2.1 存储介质的选择
• 2.2.2 配置数据下载方式选择
• 2.2.3 待测器件的配置方式选择
• 2.2.4 主控方案选择
• 2.3 系统的原理框图
• 2.4 系统的工作流程
• 2.5 本章小结
• 第三章 测试系统的硬件设计
• 3.1 硬件电路的整体设计
• 3.2 测试板
• 3.2.1 SlecteMAP配置模式
• 3.2.2 FPGA封装与测试插座
• 3.2.3 测试板的硬件设计
• 3.3 配置板
• 3.3.1 控制器件介绍
• 3.3.2 配置板的硬件总体设计
• 3.3.3 控制FPGA配置模块
• 3.3.4 时钟模块
• 3.3.5 存储模块
• 3.3.6 上位机通信模块
• 3.3.7 电源模块
• 3.3.8 PCB设计
• 3.4 本章小结
• 第四章 测试系统的逻辑设计
• 4.1 逻辑总体设计
• 4.2 JTAG接口
• 4.2.1 JTAG工作原理
• 4.2.2 配置存储器的JTAG接口
• 4.2.3 自定义的JTAG接口
• 4.3 RS-232C接口
• 4.3.1 UART通信原理
• 4.3.2 UART的设计
• 4.3.3 译码控制逻辑设计
• 4.4 FLASH控制器
• 4.4.1 FLASH存储器命令
• 4.4.2 FLASH控制器实现
• 4.5 烧写控制
• 4.6 配置控制
• 4.7 本章小结
• 第五章 测试系统的软件环境
• 5.1 上位机软件环境
• 5.1.1 配置文件的制作
• 5.1.2 配置文件的下载
• 5.2 测试系统性能实测
• 5.2.1 下载性能
• 5.2.2 配置性能
• 5.3 本章小结
• 第六章 总结和展望
• 致谢
• 参考文献
• 研究成果