论文摘要
DRAM（Dynamic Random Access Memory）即动态随机存取记忆体,所有的DRAM核心记忆单元都是由一个晶体管和一个电容器组成亦即通称的1T1C结构。DRAM是所有计算机内最主要的读写元件,在现阶段也依然是存储器的主流。遵循摩尔定律,DRAM的元件设计正快速地向高密度、高容量的方向发展。除了设计规格直接以光刻技术微小化外,新的记忆体元件布局已成为最有效的增加阵列密度、降低制造成本及提高市场竞争力的关键。在元件面积快速缩小的趋势下,每一个记忆体单位工作所需的电容却大致维持不变。如何能够在单位元件面积不断减小的同时,设计出电容相当的电容器是DRAM技术中最重要的挑战之一。而在DRAM的制造中以电容定义的方法区分,主要分为堆栈式和深沟槽式电容器两大类型。本论文研究了用于90纳米DRAM的深沟槽电容的生产工艺流程,针对在实际量产时深沟槽式模块工艺中遇到的种种问题,运用各种分析手段找出了工艺问题产生的原因,并结合实验设计（DOE）的方法通过各种实验找出工艺改善方法,最终使工艺稳定性明显提升。论文分析和设计了几种不同的实验设计方案。在这些方案中,强调两个水平的部分因素设计。所描述的内容包括:（a）两水平部分因素实验原理的简单描述;（b）结构建立和实验实施。在关注于连续响应设计的同时,也讨论了离散数据的情况。DOE的方法提供了一种有效的、结构化的途径来评价因素在不同水平之间对于某一响应的作用。我们将上述DOE方法应用于DRAM深槽电容器的工艺研究和改善。研究表明,在90纳米深沟槽式电容蚀刻工艺中,电容极板的定义以及电容值的大小成为至关重要的工艺。深沟槽底部尺寸过大而在湿法蚀刻后形成短路,或者底部尺寸过小及深度不够造成电容小的最主要决定因素是聚合物在深沟内的吸附状况以及所形成的对侧壁的保护。由于深沟槽工艺稳定性的取决于聚合物在深沟槽内吸附状况,而聚合物的吸附状况对下电极温度参数以及蚀刻时间相对敏感,而使得其对深沟槽的底部尺寸及深度呈线性影响,藉由次可以保持工艺的稳定性。耐蚀刻材料——氧化钇（Y2O3）在的镀膜状况会对深槽蚀刻缺陷的形成产生明显的影响。而蚀刻腔体在累积到一定时间,通常为蚀刻腔体约160小时或下电极使用超过3000小时后,其缺陷发生频率明显提高。本论文独创性工作还在于提出了一系列全新的深沟槽在线检测方法,即通过底部体积及整体深度等参数的在线监测以及湿法蚀刻后的重量差别即可判断出深沟槽蚀刻的工艺是否有问题。与传统的通过切片磨片检测方法相比是一种非破坏性的方法,而且样品检测量充分且时效性较强。90纳米深沟槽式电容与其前代产品如110纳米深沟槽式电容相比,在单元布局,衬底等方面做了相应的改进,而其最大的不同在于借鉴了堆栈式电容极板面积增大的方法,并由此衍生的相关工艺流程如半球硅晶粒（Hemispherical SiliconGrains）的回蚀刻以及单边埋藏式连接带（Single-Side Buried Strap）的蚀刻。在90纳米深沟槽式电容中采用了旋转45度的单晶片作为衬底,同时创见性的使用了棋盘式（Checkerboard）结构取代了110纳米以上深沟槽式电容的MINT（MergedIsolation Node Trench）结构使得深沟槽的工艺稳定性相对提高,同时使深沟槽的湿法蚀刻,半球硅晶粒和单边埋藏式连接带的工艺成为可能。研究发现,深沟槽的顶部剖面形貌会造成单边埋藏式连接带的所谓’Africa’缺陷,初始的工艺中的单边埋藏式连接带使用的固定时间的模式进行蚀刻（Time Mode）会造成交叠区（Overlap）深度的不稳定,以及交叠区的深度的均匀性都会造成电性参数的失效。统计大批量生产所得到的良率结果表明,由于以上缺陷造成的良率损失超过15.3%。本论文中,针对以上问题进行深沟槽剖面的改善,使深沟槽顶端剖面形成弓形剖面从而使’Africa’缺陷明显改善,同时针对单边埋藏式连接带蚀刻工艺采用反应物截止点的工艺控制方式以及等离子体分布的改善,使交叠区稳定性及其均匀性得到大幅度提高。
论文目录
相关论文文献
标签：深沟槽蚀刻论文; 单边埋藏式连接带蚀刻论文; 动态随机存储器论文; 实验设计论文;