基于DSP和FPGA的高分辨率全景图像实时处理系统硬件设计

论文摘要

高分辨率全景图像实时处理系统能够一次获得水平方向360度、垂直方向180度范围高清晰的场景图像,越来越受到重视,得到越来越广泛的应用。传统的普通视频图像系统是基于低分辨率的普通传感器,视场小,仅能观测到几十度的视场范围。全景视觉系统利用折反射全景成像,并通过高性能的图像处理系统得到清晰稳定的全景图像。这项技术已经应用到机器人导航、视频监控等众多领域。由于本系统使用高分辨率的CCD成像,图像分辨率和帧率都比较高,对于图像处理系统的要求也就越来越高,所以一般的通用处理器就很难满足高分辨率实时处理要求。本文对高分辨率全景图像的采集、缓存、解算以及显示输出的实时性问题进行了研究。由于系统要求高分辨率和高帧率,导致的数据传输速率非常高,以及必须给算法的解算预留足够时间的问题,所以本文对如何实现这种高分辨率多处理器并行处理机制和结构进行了分析。同时对于如何实现该系统,进行了总体设计,并分别从功能需求、硬件总体结构的方案、软件结构的方案等方面进行了分析研究,并最终采用了高性能的DSP与FPGA组成多处理器并行系统。通过FPGA实现了图像数据的采集、缓存、显示以及各种控制逻辑功能；通过设计高效的64位SDRAM控制器完成了对缓存器的突发式读写控制；通过FPGA进行乒乓缓存操作为,整个系统提供高速缓存器,保证了DSP与FPGA协调的并行工作；由FPGA利用DSP的EMIF接口将已经存储的图像数据以DMA方式传送给DSP, DSP接收数据后完成各种算法的解算过程；而后DSP再通过EMIF接口把数据以DMA方式传送回FPGA;利用FPGA把数据写入到缓存去器中,最后发送到显示器。进行了电路原理设计、PCB设计制作和调试,并对PCB可靠性进行了研究,通过对系统的软、硬件联合调试,系统达到高分辨率实时并行处理的要求。实验结果表明,本系统能够完成分辨率2048×2048、每秒15帧的Camera Link接口的全景图像的实时采集,缓存、解算以及以1024×768的分辨率进行实时显示。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 高分辨率全景图像实时处理系统的背景以及意义
• 1.2 嵌入式全景图像处理系统的国内外研究现状及实现方法
• 1.3 课题的主要研究内容和技术途径
• 1.4 论文章节安排
• 第2章 嵌入式系统总体设计
• 2.1 系统功能需求
• 2.1.1 前端采集设备Camera Link接口相机的数据要求
• 2.1.2 Camera Link接口协议
• 2.1.3 末端显示设备的数据要求
• 2.2 系统硬件方案设计
• 2.2.1 并行实时机制的方案设计
• 2.2.2 系统硬件构成
• 2.2.3 主要器件的选型
• 2.3 系统软件方案的设计
• 2.4 本章小结
• 第3章 系统电路原理设计
• 3.1 硬件电路结构
• 3.2 电源系统
• 3.3 基于DSP的主处理器系统原理设计
• 3.3.1 时钟及配置电路设计
• 3.3.2 EMIF接口电路设计
• 3.3.3 FLASH以及Video Port等相关总线接口
• 3.4 基于FPGA的协处理器系统原理设计
• 3.4.1 FPGA系统JTAG与CLOCK电路设计
• 3.4.2 FPGA系统乒乓缓存器组电路设计
• 3.4.3 FPGA系统FLASH电路以及UART电路设计
• 3.5 图像数据采集和显示系统原理设计
• 3.5.1 Camera Link图像数据采集接口电路原理图设计
• 3.5.2 LVDS电平显示接口电路设计
• 3.6 本章小结
• 第4章 系统PCB设计与可靠性分析
• 4.1 电路的时序问题
• 4.2 可靠性的信号完整性问题
• 4.2.1 信号完整性问题的基本概念
• 4.2.2 减小EMI的方法
• 4.2.3 串扰问题
• 4.2.4 分层问题
• 4.2.5 传输线问题
• 4.3 Camera Link接口的LVDS差分布局与走线
• 4.4 本章小结
• 第5章 系统联合调试以及驱动设计
• 5.1 硬件电路板的调试
• 5.1.1 DSP及FPGA自举初始化测试
• 5.1.2 SDRAM存储器的测试
• 5.2 Camera Link接口的信号顺序的确定
• 5.3 系统并行软件设计
• 5.3.1 并行软件结构
• 5.3.2 Camera Link接口图像采集模块设计
• 5.3.3 64 位高速SDRAM控制器设计
• 5.3.4 乒乓缓存控制模块设计
• 5.3.5 显示控制模块设计
• 5.3.6 DSP与FPGA的数据通信接口设计
• 5.4 本章小结
• 结论
• 参考文献
• 攻读硕士学位期间发表的论文和取得的科研成果
• 致谢