多模分频器论文-胡帅帅,周玉梅,张锋

多模分频器论文-胡帅帅,周玉梅,张锋

导读:本文包含了多模分频器论文开题报告文献综述及选题提纲参考文献,主要关键词:扩展的真单相时钟(E-TSPC),多模分频器(MMD),扩频时钟发生器(SSCG),低功耗

多模分频器论文文献综述

胡帅帅,周玉梅,张锋[1](2016)在《基于E-TSPC技术的10 GHz低功耗多模分频器的设计》一文中研究指出基于扩展的真单相时钟(E-TSPC)技术,设计了一款用于10 GHz扩频时钟发生器(SSCG)的分频比范围为32~63的多模分频器(MMD)。在设计中,基于D触发器的2/3分频器采用了动态E-TSPC技术,这不仅降低了功耗和芯片面积,而且改善了最高工作频率。MMD由5级2/3分频器级联而成,由5 bit数字码控制。详细介绍和讨论了2/3分频器和MMD的工作原理和优势。MMD是SSCG的一部分,采用55 nm CMOS工艺进行了流片,芯片面积为35μm×10μm,电源电压为1.2 V,最高工作频率为10 GHz,此时功耗为1.56 m W。(本文来源于《半导体技术》期刊2016年02期)

刘楠[2](2015)在《60GHz无线收发机中多模分频器的设计》一文中研究指出随着无线通信技术的快速发展,人们对通信速率的要求越来越高,Gbps数量级的通信速率开始受到更多人们的关注,成为无线通信领域中研究的热点。在无线通信研究中,60GHz无线通信技术又因其丰富的免费频谱资源以及超高的传输速率,受到了广泛的关注。在对60GHz无线通信技术的研究中,又以研制出适用于60GHz无线通信的射频芯片最为重要。本人所在的课题组就是主要研究应用在60GHz频段短距离无线通信的射频收发机模块,多模分频器作为射频收发机中的重要组成部分,有着极其重要的作用,本文就是针对多模分频器模块进行研究和设计。本文主要设计了一种应用在60GHz收发机中的多模分频器模块,其整体电路由四级2/3分频单元级联而成,通过改变2/3分频单元的控制字来实现可变的分频系数。本设计采用重定时系统来降低多模分频器的相位噪声,针对重定时触发器可能会出现的亚稳态问题,本文又提出了两种解决亚稳态问题的方案,这也是本设计的一大创新点。由于本设计应用在收发机系统,在系统整体规划中,并没有设置测试多模分频器输出信号的引脚,因此无法在系统芯片上对多模分频器进行直接测试。后仿真结果显示本设计的多模分频器可以工作的频率范围为0--6.8GHz,分频系数为16~31,在频偏为100KHz时,相位噪声仅为-171.2dBc,当输入频率为3GHz、供电电压为1.2V时,功耗仅为1.1mW,完全满足系统的设计指标。目前国外对60GHz无线通信技术的研究已经比较成熟,并逐渐开始应用在市场上,但是国内对其的研究则落后很多,因此开展60GHz无线信号传输系统的研究和实现工作,对于我国毫米波无线通信系统的研究和应用具有重要意义。多模分频器作为收发机中的一个关键模块,有着极其重要的作用,本论文完成的工作具有重要的现实意义和工程应用价值。(本文来源于《东南大学》期刊2015-05-01)

詹海挺,孙玲玲,高海军[3](2011)在《应用于频率综合器的多模分频器设计》一文中研究指出该文给出了应用于频率合成器的多模分频器实现,电路采用了中芯国际65nm工艺,工作电压为1.2V。整个分频电路是基于源耦合结构实现的2/3双模分频器,可实现的分频模数范围为128-1 023。仿真结果表明,在输入差分正弦电压峰峰值大于400mV的情况下能对600MHz-4GHz频率范围内的信号实现分频。(本文来源于《杭州电子科技大学学报》期刊2011年06期)

张为,张旭,刘洋[4](2011)在《2 GHz CMOS高速多模分频器的设计》一文中研究指出为兼顾高速工作与多模分频应用,采用高速预分频电路与多模分频电路相结合的方式,提出了一种改进型的电流模型逻辑(CML)分频器.其中高速预分频电路由CML结构构成,多模分频电路利用相位切换结构和编程计数器共同实现.该分频器可在实现满摆幅输出的同时在更低的电源电压工作,从而消除了使用电平移位电路完成CML到互补金属氧化物半导体(CMOS)逻辑转换的需求.基于Chartered 0.18μm RFCMOS工艺流片完成了测试,分频器工作频率可达2GHz,工作电压为3.3V时功耗约为8.8mW.该高速多模分频器已成功应用于PLL型频率合成器.(本文来源于《华中科技大学学报(自然科学版)》期刊2011年05期)

宋阳[5](2010)在《锁相环频率合成器中的多模分频器设计》一文中研究指出本文基于Chartered Semiconductor 0.35μm RF CMOS工艺,完成了一种应用于锁相环频率合成器的多模分频器设计。本文首先分析了分频器在频率合成器中的工作原理。进而研究了CML和TSPC两种高速触发器。综合考虑工作速度、输出摆幅和功耗等性能之间的相互影响,改进了以CML触发器为基础的分频器;以实现高速低功耗为目标,优化了TSPC结构的分频器。根据项目指标要求,以上述两种分频器为基础,重点构建了由7/8预分频和P、S计数器组成的多模分频器结构。本设计的7/8预分频电路中包括两级CML二分频电路、相位切换电路、切换控制电路和TSPC二分频电路。本预分频器通过改变相位切换电路中的切换顺序,完全避免了切换产生的错误毛刺的产生;切换控制电路中采用或非门产生相位切换控制信号,有效防止了多余脉冲的产生。P、S计数器采用基于TSPC触发器的异步计数结构,可在250MHz频率下正常工作。最后完成了分频器版图设计与验证。仿真结果表明:分频器可以在1.7~2GHz频率范围内准确分频,分频器电路消耗的总电流约为2.5mA。满足项目要求。(本文来源于《天津大学》期刊2010-05-01)

于云丰,马成炎,叶甜春[6](2010)在《基于新型双模分频器的低功耗多模分频器》一文中研究指出提出了一种基于新型源耦合逻辑或门的双模分频器和一种基于双D触发器的双模分频器。与传统的基于与门逻辑的双模分频器相比,基于新型源耦合逻辑的双模分频器减少了一级堆迭管,增加了采样开关管的过驱动电压,提高了工作速度。基于双D触发器的双模分频器比传统的基于4个D触发器的双模分频器节省近一半的晶体管,减小了芯片面积,降低了多模分频器的功耗。基于上述两种新型双模分频器架构,并引入分频比扩展技术,在0.18μm CMOS工艺下,实现了一种宽工作范围高速低功耗的多模分频器,分频范围为4~8192,工作频率范围0.8~2.7GHz,消耗电流1.25 mA。(本文来源于《微电子学》期刊2010年02期)

曾秋玲,蔡竟业,文光俊,王永平[7](2009)在《高速低功耗多模分频器的设计》一文中研究指出基于相位转换技术的多模分频器由于其在工作频率和功耗中能更好地折中而得到广泛的应用。为了进一步降低功耗,利用两级反相器对其相位信号进行整形,使工作频率最高的前两级÷2分频器能降低输出幅度的要求,从而大大降低功耗。这两级反相器还可以调整相位信号占空比为25%,甚至更小,从而增大相位控制信号的延时余量,实现无毛刺的加计数相位转换。基于相位转换4模分频器的基本原理,设计了一个2.55GHz的多模分频器。仿真结果表明,采用0.35μm BiCMOS工艺,在3.3V电源电压下,分频值为128~255,最大功耗不到14mW。(本文来源于《微电子学》期刊2009年03期)

袁泉,杨海钢,董方源,钟伦贵[8](2008)在《频率综合器中低功耗高速多模分频器设计的“时间借用”方法》一文中研究指出提出一种基于"时间借用"方法的相位切换型多模高速分频器,新型的相位切换控制策略有效地减少相位切换控制环路的延时,使得多模分频器在较低的电源电压下仍能在较高的输入频率下工作,同时获得最大可分频模数.本文设计的多模分频器采用0.35μm标准CMOS工艺流片.测试结果表明,该多模分频器能够在2.5V电源电压下对2.4GHz输入信号进行48到64分频,所消耗的最大功耗仅为4.85mW,与近来报道的CMOS多模分频器相比,进一步降低了功耗速度比.(本文来源于《半导体学报》期刊2008年04期)

李志强,陈立强,张健,张海英[9](2008)在《一种可编程的2·4GHz CMOS多模分频器(英文)》一文中研究指出采用0.35μm CMOS工艺设计并实现了一种多模分频器.该多模分频器由一个除4或5的预分频器和一个除128 ~255多模分频器在同一芯片上连接而成;在电路设计中,分析了预分频器功耗和速度之间的折中关系,根据每级单元电路的输入频率不同对128 ~255多模分频器采用了功耗优化技术;对整个芯片的输入输出PAD进行了ESD保护设计;该分频器在单端信号输入情况下可以工作到2.4GHz ,在差分信号输入下可以工作到2.6GHz以上;在3 .3 V电源电压下,双模预分频器的工作电流为11 mA,多模分频器的工作电流为17 mA;不包括PAD的芯片核心区域面积为0.65 mm×0.3 mm.该可编程多模分频器可以用于2.4GHz ISM频段锁相环式频率综合器.(本文来源于《半导体学报》期刊2008年02期)

杨仿,苏彦锋,李宁,任俊彦[10](2006)在《一种应用于GSM接收机频率合成器的多模分频器》一文中研究指出介绍了一个多模分频器的设计。为了提高工作速度,采用吞脉冲(pulse-swallow)结构,并且两个计数器均采用改进的检测与置数逻辑;但经过分析,发现在吞脉冲结构下,采用该改进逻辑会存在时序问题。文章提出一种解决方法。经SpectreRF模拟,在SMIC 0.18μm CMOS工艺条件下,最高工作频率可达3.7 GHz,消耗电流1.4 mA,芯片版图面积150μm×130μm。(本文来源于《微电子学》期刊2006年03期)

多模分频器论文开题报告

(1)论文研究背景及目的

此处内容要求:

首先简单简介论文所研究问题的基本概念和背景,再而简单明了地指出论文所要研究解决的具体问题,并提出你的论文准备的观点或解决方法。

写法范例:

随着无线通信技术的快速发展,人们对通信速率的要求越来越高,Gbps数量级的通信速率开始受到更多人们的关注,成为无线通信领域中研究的热点。在无线通信研究中,60GHz无线通信技术又因其丰富的免费频谱资源以及超高的传输速率,受到了广泛的关注。在对60GHz无线通信技术的研究中,又以研制出适用于60GHz无线通信的射频芯片最为重要。本人所在的课题组就是主要研究应用在60GHz频段短距离无线通信的射频收发机模块,多模分频器作为射频收发机中的重要组成部分,有着极其重要的作用,本文就是针对多模分频器模块进行研究和设计。本文主要设计了一种应用在60GHz收发机中的多模分频器模块,其整体电路由四级2/3分频单元级联而成,通过改变2/3分频单元的控制字来实现可变的分频系数。本设计采用重定时系统来降低多模分频器的相位噪声,针对重定时触发器可能会出现的亚稳态问题,本文又提出了两种解决亚稳态问题的方案,这也是本设计的一大创新点。由于本设计应用在收发机系统,在系统整体规划中,并没有设置测试多模分频器输出信号的引脚,因此无法在系统芯片上对多模分频器进行直接测试。后仿真结果显示本设计的多模分频器可以工作的频率范围为0--6.8GHz,分频系数为16~31,在频偏为100KHz时,相位噪声仅为-171.2dBc,当输入频率为3GHz、供电电压为1.2V时,功耗仅为1.1mW,完全满足系统的设计指标。目前国外对60GHz无线通信技术的研究已经比较成熟,并逐渐开始应用在市场上,但是国内对其的研究则落后很多,因此开展60GHz无线信号传输系统的研究和实现工作,对于我国毫米波无线通信系统的研究和应用具有重要意义。多模分频器作为收发机中的一个关键模块,有着极其重要的作用,本论文完成的工作具有重要的现实意义和工程应用价值。

(2)本文研究方法

调查法:该方法是有目的、有系统的搜集有关研究对象的具体信息。

观察法:用自己的感官和辅助工具直接观察研究对象从而得到有关信息。

实验法:通过主支变革、控制研究对象来发现与确认事物间的因果关系。

文献研究法:通过调查文献来获得资料,从而全面的、正确的了解掌握研究方法。

实证研究法:依据现有的科学理论和实践的需要提出设计。

定性分析法:对研究对象进行“质”的方面的研究,这个方法需要计算的数据较少。

定量分析法:通过具体的数字,使人们对研究对象的认识进一步精确化。

跨学科研究法:运用多学科的理论、方法和成果从整体上对某一课题进行研究。

功能分析法:这是社会科学用来分析社会现象的一种方法,从某一功能出发研究多个方面的影响。

模拟法:通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。

多模分频器论文参考文献

[1].胡帅帅,周玉梅,张锋.基于E-TSPC技术的10GHz低功耗多模分频器的设计[J].半导体技术.2016

[2].刘楠.60GHz无线收发机中多模分频器的设计[D].东南大学.2015

[3].詹海挺,孙玲玲,高海军.应用于频率综合器的多模分频器设计[J].杭州电子科技大学学报.2011

[4].张为,张旭,刘洋.2GHzCMOS高速多模分频器的设计[J].华中科技大学学报(自然科学版).2011

[5].宋阳.锁相环频率合成器中的多模分频器设计[D].天津大学.2010

[6].于云丰,马成炎,叶甜春.基于新型双模分频器的低功耗多模分频器[J].微电子学.2010

[7].曾秋玲,蔡竟业,文光俊,王永平.高速低功耗多模分频器的设计[J].微电子学.2009

[8].袁泉,杨海钢,董方源,钟伦贵.频率综合器中低功耗高速多模分频器设计的“时间借用”方法[J].半导体学报.2008

[9].李志强,陈立强,张健,张海英.一种可编程的2·4GHzCMOS多模分频器(英文)[J].半导体学报.2008

[10].杨仿,苏彦锋,李宁,任俊彦.一种应用于GSM接收机频率合成器的多模分频器[J].微电子学.2006

标签:;  ;  ;  ;  

多模分频器论文-胡帅帅,周玉梅,张锋
下载Doc文档

猜你喜欢