基于FPGA的数字电视信道编码研究

论文摘要

近年来,有线数字电视业务已经走进千家万户。与此同时,人们对数字电视的图像质量和节目数量的需求也越来越高。在数字电视传输过程中,信道传输质量与效率是影响数字电视产业发展的重要一环,而信道编码的优劣直接影响有线电视信号在信道中的传输质量与效率。因此,对数字电视信道编码的研究是非常必要的。我国的有线电视信道编码标准是根据欧洲标准ITU-T J.83制定的,因此在研发有线电视信道调制器时,信道编码部分大多采用国外厂商的支持ITU-T J.83 Annex A的芯片。这类芯片一般只提供2路或4路ASI输入,其设计灵活性可见一斑。同时,在成本和货源上也有着严重的制约。FPGA技术的日趋成熟使灵活设计和降低成本及开发周期成为可能。因此本文利用FPGA设计并实现基于DVB-C的有线电视信道编码器,在FPGA内部复用逻辑实现多路ASI输入,解决灵活性、成本等一系列问题。基于广电总局发布的GY/T 170-2001标准和FPGA技术,本文选用Altera公司的EP3C25Q240C8N芯片,利用Verilog HDL硬件描述语言,设计并实现了我国现行标准的有线电视信道传输系统。FPGA设计部分采用自顶向下的设计方法,将DVB-C信道编码系统划分为四个模块:同步字节翻转与随机化模块,RS编码模块,卷积交织模块和字节到符号映射模块。再将这些模块细分为独立的单元,直至满足设计时序及功能。将有线电视信道编码系统通过Quartus II软件、Modelsim软件、SignalTap II软件在FPGA内部设计、实现及验证,最终利用Altium Designer软件设计信道编码器的硬件PCB电路图。

论文目录

• 摘要
• ABSTRACT
• 创新点摘要
• 绪论
• 第一章 DVB-C 系统信道编码技术
• 1.1 数字电视信道编码技术
• 1.1.1 数字电视的发展
• 1.1.2 数字电视的标准
• 1.1.3 信道编码简介
• 1.1.4 差错控制系统
• 1.2 DVB-C 系统信道编码原理
• 1.3 FPGA 设计平台及流程
• 1.3.1 FPGA 选型
• 1.3.2 FPGA 设计流程
• 1.4 本章小结
• 第二章 基于FPGA 的同步字节翻转与随机化模块的设计与实现
• 2.1 伪随机序列概述
• 2.2 同步翻转与随机化的设计与实现方案
• 2.3 随机化模块的 Modelsim 仿真
• 2.4 本章小结
• 第三章 基于FPGA 的RS 编码模块的设计与实现
• 3.1 伽罗华域算法与RS 编码
• 3.1.1 伽罗华域
• 3.1.2 RS 码
• 3.2 RS 编码器IP 核的验证
• 3.2.1 整体描述
• 3.2.2 RS 编码器的生成及SignalTap II 板级验证
• 3.3 本章小结
• 第四章 基于FPGA 的卷积交织器的设计与实现
• 4.1 交织技术概述
• 4.2 卷积交织器的工作原理
• 4.3 卷积交织器的实现与仿真
• 4.3.1 交织器的设计
• 4.3.2 交织器的设计实现及仿真
• 4.4 本章小结
• 第五章 基于FPGA 的字节到符号映射模块的设计与实现
• 5.1 字节到符号变换映射的设计方案
• 5.2 字节到符号映射模块的 Modelsim 仿真
• 5.3 本章小结
• 第六章 基于 FPGA 的 DVB-C 系统信道编码及硬件 PCB 设计
• 6.1 基于 FPGA 的信道编码器的完整设计
• 6.2 信道编码器的硬件 PCB 设计
• 6.2.1 JTAG
• 6.2.2 EP3C25Q240C8N 芯片
• 6.2.3 时钟电路
• 6.2.4 DVB-C 前端调制系统的硬件电路图设计
• 6.3 本章小结
• 结论
• 参考文献
• 发表文章目录
• 致谢
• 附录 A 基于 DVB-C 的信道编码系统的顶层设计图
• 附录 B 基于 DVB-C 的信道编码系统的 PCB 电路设计图
• 详细摘要