高速数字图像采集系统数据采集传输技术的研究

论文摘要

随着CMOS电路消噪技术的发展,CMOS图像传感器的性能不断提高,而且许多公司都已开发出了高速率、高分辨力的产品,比如Cypress公司生产的图像传感器的分辨力可达1280×1024,帧速率可达450fps。但是对于这么高速率的成像器件,传统的图像采集、处理与传输方案已经不能充分发挥其优势,鉴于此,本文研究了一种基于FPGA和USB2.0的高速图像采集、处理与传输系统。在对几种图像处理系统进行比较的基础上,给出了系统设计的总体方案,本方案使用可编程逻辑器件作为图像传感器的控制芯片,采用LVDS(低压差分信号)进行数据传输,图像的压缩处理通过可编程逻辑器件来完成,选用SDRAM实现图像的帧存储,最后通过USB2.0实现与上位机的通讯。本文设计了差分时钟模块和模数转换模块硬件电路;介绍了LVDS的特性,设计了LVDS接口与FPGA及其它电平接口的硬件电路,并给出了LVDS信号的布线原则和设计要点;介绍了采用乒乓操作实现图像帧存储的方法,设计了具体的硬件电路;设计了USB2.0接口的硬件电路;完成了电平转换和图像传感器控制模块硬件电路的设计。本文采用Verilog HDL硬件编程语言在可编程逻辑器件内部设计了CMOS图像传感器的时序驱动。并设计了基于FPGA的SDRAM控制器。另外在比较了几种并串转换电路的基础上,完成了采用可编程逻辑器件实现数据并串转换的设计。最后给出了硬件调试结果和仿真结果,并对系统性能进行了分析,为进一步的研究开发奠定了良好的基础。

论文目录

• 摘要
• Abstract
• 第1章 绪论
• 1.1 引言
• 1.2 高速数字图像采集系统的应用
• 1.3 国内外研究现状及发展趋势
• 1.3.1 图像传输系统国内外研究现状
• 1.3.2 USB接口发展现状
• 1.3.3 FPGA发展趋势
• 1.4 课题研究内容
• 第2章 高速数字图像采集系统总体设计
• 2.1 系统主处理器件的选定
• 2.2 系统总体设计方案
• 2.2.1 设计思路
• 2.2.2 系统架构
• 2.2.3 系统总体结构
• 2.3 本章小结
• 第3章 图像采集传输系统硬件设计
• 3.1 差分时钟模块
• 3.1.1 芯片选择
• 3.1.2 电路设计
• 3.2 数据转换模块
• 3.2.1 芯片选择
• 3.2.2 电路设计
• 3.3 LVDS接口技术
• 3.3.1 LVDS简介
• 3.3.2 LVDS与其它接口的电路设计
• 3.3.3 LVDS与FPGA的接口设计
• 3.3.4 LVDS布线原则
• 3.4 帧存储技术
• 3.4.1 存储器的选用
• 3.4.2 乒乓操作
• 3.4.3 帧存储硬件电路设计
• 3.5 USB接口电路设计
• 3.5.1 接口方案选择
• 3.5.2 USB控制芯片选择
• 3.5.3 USB接口电路设计
• 3.6 电平转换
• 3.7 图像传感器的控制模块
• 3.8 本章小结
• 第4章 控制部分逻辑电路设计
• 4.1 引言
• 4.1.1 设计方式选择
• 4.1.2 FPGA/CPLD设计流程
• 4.2 图像传感器时序驱动的实现
• 4.2.1 可编程逻辑器件的选择
• 4.2.2 图像传感器的时序
• 4.2.3 控制时序的实现
• 4.3 帧存储控制器的设计
• 4.3.1 SDRAM的基本命令
• 4.3.2 SDRAM的初始化
• 4.3.3 SDRAM控制器的设计
• 4.4 数据的并串转换
• 4.5 本章小结
• 第5章 仿真与实验结果及性能分析
• 5.1 程序仿真结果
• 5.2 硬件调试结果
• 5.3 系统性能分析
• 5.4 实验结论
• 5.5 本章小结
• 结论
• 参考文献
• 附录
• 致谢