基于NiosⅡ的MIL-STD-1553B总线接口测试仿真卡

论文摘要

MIL-STD-1553B的全称是:飞机内部时分制指令/响应式多路传输数据总线,它是美国国防部于上个世纪八十年代颁布的军用数据总线,以其优异的性能为航空电子系统提供了一个数据交换网络,是航空电子系统集成的纽带,其通信完成的质量直接影响航空电子系统设计的成败。我国于上个世纪末引进了该数据总线标准,目前它已广泛应用于我国的国防建设和民航通信中。本文力图设计符合MIL-STD-1553B总线标准的接口测试仿真卡,为各种航空电子设备的数据测试提供虚拟环境,验证航空电子设备的运行是否正常。结合目前新型的SOPC技术和NiosⅡ嵌入式软核技术,本文构建了1553B总线接口测试仿真卡的底层系统,主要实现1553B数据总线协议的底层通信机制,其主体功能均在一块FPGA芯片里完成。相较于国外公司生产的专用总线协议处理器芯片,以及国内大部公司分采用的FPGA+DSP的设计方案,本文的设计方法降低了成本,提高了集成度。本文对测试仿真卡的底层系统的各模块作了详尽的介绍,给出了时序仿真图和数据测试结果。验证表明,设计出的底层系统具有实际使用价值,并为将来测试仿真卡的上层实现提供技术储备。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 选题依据
• 1.2 国内外发展现状和研究意义
• 1.3 论文的主要工作和章节安排
• 1.3.1 论文的主要工作
• 1.3.2 论文的章节安排
• 第二章 MIL-STD-1553B 总线协议的介绍
• 2.1 1553B 总线系统的框架
• 2.1.1 总线控制器- BC
• 2.1.2 总线监视器- BM
• 2.1.3 远程终端–RT
• 2.2 1553B 总线的数据格式
• 2.2.1 编码格式
• 2.2.2 字格式
• 2.2.3 消息格式
• 第三章 NiosⅡ嵌入式系统的介绍
• 3.1 Altera 系统级的 SOPC 开发
• 3.1.1 SOPC 硬件系统的实现
• 3.1.2 SOPC 开发流程的灵活应用
• 3.2 NiosⅡ处理器简介
• 3.2.1 NiosⅡ处理器的定义
• 3.2.2 NiosⅡ处理器的结构和类型
• 3.2.3 NiosⅡ处理器系统简介
• 3.3 NiosⅡ IDE 集成开发环境简介
• 3.4 Altera EP1C20 嵌入式系统开发板介绍
• 第四章 ManchesterⅡ型码的编码器和解码器设计
• 4.1 1553B 总线接口测试仿真卡的底层系统结构
• 4.2 ManchesterⅡ编码器的设计
• odd 模块的设计'>4.2.1 add_odd 模块的设计
• piso 模块的设计'>4.2.2 input_piso 模块的设计
• encoder 模块的设计'>4.2.3 man_encoder 模块的设计
• 4.2.4 ManchesterⅡ编码器的时序验证
• 4.3 ManchesterⅡ解码器的设计
• 4.3.1 sync 模块的设计
• 4.3.2 syncw1 模块的设计
• 4.3.3 syncw2 模块的设计
• 4.3.4 syndw 模块的设计
• 4.3.5 sipo 模块的设计
• 4.3.6 ManchesterⅡ解码器的时序验证
• 4.4 ManchesterⅡ编解码器的联合调试
• 第五章 NiosⅡ处理器与外设的接口设计
• 5.1 NiosⅡ处理器与用户定制逻辑的集成
• 5.2 NiosⅡ处理器与 ManchesterⅡ编码器的集成
• 5.3 NiosⅡ处理器与 ManchesterⅡ解码器的集成
• 5.4 NiosⅡ处理器的设计
• 5.5 测试程序设计介绍
• 5.6 系统测试结果
• 第六章 结束语
• 6.1 论文的总结
• 6.2 论文的展望
• 参考文献
• 致谢
• 个人简历
• 攻读硕士学位期间的研究成果