导读:本文包含了高速大容量存储论文开题报告文献综述及选题提纲参考文献，主要关键词:示波器,大容量存储,并行存储技术,深存储
高速大容量存储论文文献综述
吴世谱[1]（2019）在《高速高精度采样数据大容量存储与处理技术》一文中研究指出本论文针对高采样率、高分辨率的示波器采集系统下,高速高精度采样数据大容量存储与处理系统进行研究与设计。在本项目中,示波器设计指标为:双通道20GSPS或四通道10GSPS实时采样率、10bit垂直分辨率、1Gpts存储深度,分段存储最大存储幅数65536幅。本文的具体研究内容主要有:一、对超高速并行采集系统的硬件架构以及采集原理进行研究分析,根据采集系统输出数据吞吐量,计算存储系统需求的吞吐量,并对存储系统整体架构进行了设计。设计了包含8条同步动态随机存储器(SDRAM)内存条和8片SDRAM存储颗粒的存储架构,以此对超高速并行采集系统下的高速高精度采样数据进行大容量存储设计。二、在设计的存储框架下,对单个模-数转换器(ADC)高精度采样数据存储的逻辑实现进行设计。将一条SDRAM内存条与一片SDRAM存储颗粒并行存储,提高存储系统对单个ADC采样数据的接收能力,以此实现存储系统对单个ADC高精度采样数据进行完整性存储。叁、在设计的存储框架下,对多个ADC采样数据存储同步的逻辑实现进行设计。包括对多个ADC采样数据在多存储器间同步存储设计,多ADC采样数据分段存储暂停同步设计。四、在设计的存储框架下,对高速高精度采样数据的处理系统进行逻辑设计。包括对单ADC单FPGA下单个内存条与单个存储颗粒读取的两路数据进行同步处理,对多ADC多FPGA下多个内存条与多个存储颗粒读取的多路数据进行同步处理,以及对存储去读取的大量数据进行峰值抽点处理。通过对各个功能模块的仿真、调试以及整机功能性测试,本文实现了20GSPS采样率、10bit垂直分辨率下,1Gpts存储深度的设计,实现了分段存储模式下最大存储65536幅波形的设计,达到了项目设计指标。(本文来源于《电子科技大学》期刊2019-04-01）
陈黎明,王克逸,张磊,王玉山[2]（2018）在《摆臂式轮廓仪的高速大容量数据传输与存储系统》一文中研究指出摆臂式轮廓仪测量大尺寸光学元件面形时会采集大量的数据,并且为了减少测量的时间及提高测量过程中的平稳性,需保持仪器的机械部分的持续运转,因此采集的数据需要快速地传输与存储。基于Xilinx FPGA搭建SOPC系统通过SATA接口驱动固态硬盘设计了符合以上要求的数据传输与存储系统。(本文来源于《工业控制计算机》期刊2018年11期）
孙德荣[3]（2018）在《基于PowerPC的嵌入式大容量高速率存储技术》一文中研究指出本文分析了国内外多种嵌入式数据存储和管理的常用方案的优劣,提出了一种基于PowerPC处理器的大容量高速率数据存储及数据转发技术实现方案。该方案以高速串行Rapid IO作为信号处理机数据和控制命令输入接口,千兆以太网口为数据输出转发接口,以大容量PCI Express为NAND FLASH存储阵列的接口,以VxWorks实时操作系统为运行环境,构建了一种具有强实时性、以标准文件系统进行存储管理的大容量高速率数据存储系统。(本文来源于《电子技术与软件工程》期刊2018年14期）
白雪,王海鑫,郑桥,吴琼之[4]（2018）在《基于SATA 3.0的高速大容量嵌入式存储阵列控制器》一文中研究指出在遥感、通信等高端电子系统中,经常会有大带宽的海量数据存储需求。在当前大数据形势下,其他嵌入式系统对数据存储的容量与带宽要求也越来越高。针对以上应用,本文提出了一种基于FPGA的SATA 3.0存储阵列控制器,通过合理设计分层架构以及通道扩展方式,提高了阵列控制器的跨平台移植能力、升级能力、模块复用能力和环境适应能力,弥补了专用RAID控制芯片依赖于计算机而不适合嵌入式系统的缺陷。本阵列控制器完全采用Xilinx公司的Kintex-7系列FPGA实现,外接8块SSD实现通道扩展,并且利用Micro Blaze实现了对控制器的自动测试。最终设计实现的阵列控制器,存储容量达4TB,写入带宽达3.3 GB/S,读出带宽达3.4 GB/S,能在-40~60℃的工业化环境中正常工作。(本文来源于《电子设计工程》期刊2018年10期）
代明清,边庆,周啸,赵谦[5]（2018）在《基于NAND Flash的高速大容量存储系统设计》一文中研究指出针对当前提高存储系统容量和访问速度的迫切需求,设计了一种高速大容量存储系统,系统以PCI总线为通信接口,以FPGA为控制核心,通过对多片NAND Flash的逻辑控制实现数据的高速存储。提出了流水线、坏块管理、并行硬件ECC校验等关键技术。验证结果表明,系统工作性能稳定、可靠性高、能够完成大量原始数据的高速记录,保证了数据记录的实时性。(本文来源于《电脑知识与技术》期刊2018年13期）
季德林[6]（2017）在《基于PCIe3.0的大容量高速传输与存储系统》一文中研究指出圆阵雷达作为相控阵雷达的一种形式,具有多方向、多功能、多任务、大数据量的特点,对雷达系统的数据传输与存储提出了很高的要求。而PCIe3.0总线接口以其稳定、高效的传输性能有效解决了圆阵雷达系统的高数据吞吐量问题。本文以圆阵雷达为实验背景,设计并实现了基于PCIe3.0的大容量高速传输与存储系统。本文主要开展了以下几方面的研究工作:首先对雷达系统需求及功能指标进行分析,确定了系统方案并给出了系统的工作流程。然后通过DDR3实现了数据的大容量缓存,与PCIe3.0通道数据接口对接。接着使用Xilinx公司提供的PCIe3.0IP核,通过DMA控制器完成了 PCIe3.0事务层的报文发送与接收,以SGDMA的方式配合上位机控制软件将DDR3缓存中的数据传输至上位机内存。之后将16块固态硬盘以RAIDO的方式组建磁盘阵列,将数据由上位机内存存入固态磁盘阵列。最后通过系统自检方式,产生自测数据传输,验证了磁盘阵列中存储数据的完整性与准确性,证明系统传输与存储功能可靠。本文研究的大容量高速传输与存储系统,经测试验证可以达到4.75GB/s的数据传输速度,固态磁盘阵列存储空间达到3.8TB,满足圆阵雷达数据传输与存储的设计指标,并可应用于符合该指标的各类高速系统的数据传输,具有很强的实用性。(本文来源于《南京理工大学》期刊2017-12-01）
范佳敏[7]（2017）在《基于PCIe3.0的大容量高速数据存储的上位机软件设计》一文中研究指出相控阵雷达系统具有多功能、抗干扰能力强和可靠性高等优势,在军事和民用领域应用广泛。本项目需要采集相控阵雷达的原始数据,具有大数据量的特点,对数据传输与存储具有较高的要求。本文以相控阵雷达为研究背景,围绕基于PCIe3.0的大容量高速数据存储系统设计了上位机控制软件。本文首先根据相控阵雷达系统工作的任务指标,给出了上位机软件的功能需求,结合软件工作流程框图,设计了上位机软件的具体实现方案。之后,研究了 PCIe3.0总线协议,利用WinDriver工具编写了 PCIe3.0总线设备的驱动程序,完成了相控阵雷达数据存储的上位机软件的开发。然后,采用PCIe3.0的SGDMA方式进行了 Xilinx的FPGA板卡与上位机之间的雷达数据传输,利用磁盘阵列技术实现大容量数据存储。编写应用程序实现了硬盘实时容量的检测,利用多线程和乒乓缓冲存储结构提高了数据存储效率,最后在上位机端将存储的雷达数据进行波形显示与频谱分析。本文研究的上位机软件通过调试与分析,验证了各功能模块工作正常,表明了该上位机软件满足系统的任务需求。(本文来源于《南京理工大学》期刊2017-12-01）
姜俊宏[8]（2017）在《基于eMMC阵列的高速大容量存储与传输系统》一文中研究指出合成孔径雷达(SAR)利用合成孔径原理以及脉冲压缩技术,突破了天线孔径对方位向分辨率的限制,可以实现远距离目标的高分辨率成像,并具有全天候、全天时等特点。近年来,随着SAR成像质量和成像分辨率的提高,对SAR成像中的信号采集系统提出了更高的要求,需要大容量大带宽的存储系统。本文以机载合成孔径雷达信号采集系统为实验背景,设计并实现了一种基于eMMC阵列的高速大容量存储与传输系统。本文主要开展了以下几方面的工作:首先对雷达信号采集系统需求进行分析,给出了基于eMMC阵列的高速大容量存储与传输系统的总体设计方案。采用FPGA芯片作为主控制器,USB3.0、千兆以太网和光纤接口作为对外数据接口,8片容量32GB的eMMC芯片组成阵列作为存储介质,设计了系统的结构框图,实现了板卡的硬件设计。然后根据USB3.0模块中基于FT601芯片的传输时序,实现了 USB3.0接口与FPGA主机的传输通道。随后研究了 eMMC5.0芯片协议,设计了 eMMC控制器的结构和工作流程,并针对eMMC控制器实现了基于eMMC阵列的高速存储系统。之后对USB3.0传输通道进行了传输回路和速度测试,在Modelsim软件平台下对eMMC控制器各模块进行了仿真。最后对eMMC阵列存储系统进行了 FPGA验证。本文设计的高速大容量存储与传输系统,经测试验证数据写入速度能够达到750MB/s,存储系统的存储空间达到256GB,满足SAR信号存储系统的指标要求。(本文来源于《南京理工大学》期刊2017-12-01）
陆晓玲[9]（2017）在《基于FPGA和SATA3.0接口的高速大容量存储系统的设计与实现》一文中研究指出信息技术的发展离不开存储技术的助力,因此对存储系统的研究具有相当的应用价值。本次课题旨在在FPGA平台上利用SATA3.0接口设计实现一个高速大容量存储系统,主要的工作是研究并实现SATA3.0读写控制器的关键技术。SATA是一种高速串行总线协议,因其采用两对差分线分别进行串行发送和接收,能够有效地避免总线干扰,故而取代PATA成为新一代的传输接口。SATA凭借其传输速率高、纠错能力强、支持热插拔等特点而得到了广泛的应用,SATA3.0接口的最高传输速率更是达到了600MB/s,因此适用于高速大容量存储系统的设计。本文首先介绍了SATA3.0协议的四层结构:物理层、链路层、传输层和应用层,并对每一层的功能以及主要的功能模块进行介绍。然后利用Quartus II设计平台并采用了自底向上的模块化设计方法,分别设计实现了SATA3.0协议物理层收发器的配置,链路层扰码模块和CRC校验模块的设计以及传输层封装模块的设计。在本文的最后,分别给出了软件仿真和板级测试的结果。首先利用Modelsim仿真软件分别对设计的各个模块进行功能性的仿真验证,仿真结果表明各个模块都能实现各自的逻辑功能。最后对整个系统进行的读写测试表明系统能够正确地进行读写并且性能基本满足SATA3.0协议要求。(本文来源于《南京邮电大学》期刊2017-10-26）
乔彦超[10]（2017）在《一种基于CompactPCI总线构架的高速大容量雷达数据存储系统的设计研究》一文中研究指出伴随雷达宽带分辨率的不断提升,雷达系统对大容量数据存储和传输速度的需求更高。磁盘阵列技术的应用有效增加了雷达系统的数据存储容量,基于Compact PCI总线构架的雷达系统的数据存储速度显着提高,实现了雷达数据到服务器的高速传输和存储。据有关测试报告显示,基于Compact PCI总线构架的大容量雷达系统的数据存储速度已达到每秒156兆左右,符合当前雷达数据高分辨采集的存储需求。基于此,本文首先介绍了磁盘阵列技术,再对雷达系统总体架构设计进行简单说明,最后对Compact PCI接口设计进行深入研究。(本文来源于《自动化与仪器仪表》期刊2017年06期）
高速大容量存储论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
摆臂式轮廓仪测量大尺寸光学元件面形时会采集大量的数据,并且为了减少测量的时间及提高测量过程中的平稳性,需保持仪器的机械部分的持续运转,因此采集的数据需要快速地传输与存储。基于Xilinx FPGA搭建SOPC系统通过SATA接口驱动固态硬盘设计了符合以上要求的数据传输与存储系统。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速大容量存储论文参考文献
[1].吴世谱.高速高精度采样数据大容量存储与处理技术[D].电子科技大学.2019
[2].陈黎明,王克逸,张磊,王玉山.摆臂式轮廓仪的高速大容量数据传输与存储系统[J].工业控制计算机.2018
[3].孙德荣.基于PowerPC的嵌入式大容量高速率存储技术[J].电子技术与软件工程.2018
[4].白雪,王海鑫,郑桥,吴琼之.基于SATA3.0的高速大容量嵌入式存储阵列控制器[J].电子设计工程.2018
[5].代明清,边庆,周啸,赵谦.基于NANDFlash的高速大容量存储系统设计[J].电脑知识与技术.2018
[6].季德林.基于PCIe3.0的大容量高速传输与存储系统[D].南京理工大学.2017
[7].范佳敏.基于PCIe3.0的大容量高速数据存储的上位机软件设计[D].南京理工大学.2017
[8].姜俊宏.基于eMMC阵列的高速大容量存储与传输系统[D].南京理工大学.2017
[9].陆晓玲.基于FPGA和SATA3.0接口的高速大容量存储系统的设计与实现[D].南京邮电大学.2017
[10].乔彦超.一种基于CompactPCI总线构架的高速大容量雷达数据存储系统的设计研究[J].自动化与仪器仪表.2017