论文题目: 确定性逻辑内建自测试技术研究
论文类型: 硕士论文
论文专业: 计算机系统结构
作者: 李吉
导师: 李晓维
关键词: 可测性设计,确定性,低功耗,测试向量划分
文献来源: 中国科学院研究生院（计算技术研究所）
发表年度: 2005
论文摘要: 随着集成电路设计进入超深亚微米阶段,电路复杂度不断提高,芯片测试面临着巨大的挑战。对于超大规模集成电路(Very-Large-Scale Integrated Circuit, VLSI)和SOC(System-On-a-Chip),为了提高测试质量并降低测试成本,各种可测性设计(Design For Testability, DFT)方法得到广泛应用。其中,逻辑内建自测试(Logic Built-In Self-test, LBIST)由于具有测试数据量低、提供真速测试能力等优点,逐渐被认可为今后可测试性设计技术的一个重要组成部分。本文研究了各种DFT技术的工程应用,详细分析了LBIST技术在实际应用中的关键问题,系统介绍了LBIST领域确定性向量生成方面的研究成果,在此基础上针对该技术中目前存在的问题,提出了一种新的低功耗确定性LBIST方法。本文的主要工作包括:1.通用CPU芯片的可测性设计。本文对各种DFT方法及其工业应用进行了概要性陈述。介绍了这些技术在一款通用CPU工程项目中的应用。在可测试性设计实践中,采用了目前最成熟的几种可测性设计技术:扫描设计、存储器内建自测试和边界扫描设计。实验结果表明经过上述可测性设计后,可获得较高的故障覆盖率。2.应用于逻辑核的BIST关键技术研究。本文对LBIST在实际应用中存在的一些难点问题进行了详细分析,针对这些难点,提出了对应的解决方法。将这些解决方法应用到一款通用CPU芯片部分模块的LBIST结构中。实验结果表明,LBIST能够在较少的面积及性能开销下取得较好的故障覆盖率。3.提出一种应用向量划分的低功耗确定性LBIST方法。LFSR重播种(LFSR Reseeding)是一种能够进行强有力的数据压缩的确定性LBIST方法,但LFSR在解码过程中可能带来较大的测试功耗。本文全面分析了LBIST领域的各种确定性向量生成方法以及低功耗设计现状。在此基础上,针对LFSR重播种技术中存在的问题,提出了一种新的基于LFSR重播种的低功耗确定性LBIST方法。所提出的设计利用扫描向量中的切片重叠来同时减少确定位数目和跳变数目,因而能够大大降低测试功耗和向量存储。在硬件结构上,使用一个解码器生成控制信号。实验结果表明,对于ISCAS89基准电路,提出的方法能够减少扫描链中80%左右的跳变,而只需要原始测试集(Mintest)25%左右的测试数据存储。这样,提出的方法一方面保持了LFSR重播种数据压缩能力强的优点,同时也获得了在测试功耗上的大幅度降低,与其它已有的方法相比取得了数据压缩和功耗减少的较好折衷。并且,如果将所提出的技术与其它的例如部分重播种或种子压缩等技术相结合,则可以取得更好的实验结果。
论文目录:
摘要
英文摘要
第一章 引言
1.1 课题的技术背景与动因
1.2 本文的内容及章节安排
第二章 可测性设计方法概述
2.1 主要的可测性设计方法
2.1.1 Ad-Hoc可测性设计
2.1.2 扫描设计
2.1.3 内建自测试
2.1.4 边界扫描设计
2.2 可测性设计技术发展趋势分析
2.3 小结
第三章 一款通用CPU芯片中的可测性设计
3.1 总体框架结构
3.2 扫描设计和测试向量生成
3.2.1 扫描设计原理结构
3.2.2 扫描链处理
3.2.3 嵌入式存储器处理
3.2.4 测试向量生成
3.3 存储器内建自测试
3.3.1 存储器内建自测试原理结构
3.3.2 存储器内建自测试设计实现及实验结果
3.4 边界扫描设计
3.4.1 边界扫描原理结构
3.4.2 边界扫描设计实现及实验结果
3.5 小结
第四章 应用于逻辑核的BIST关键技术研究
4.1 研究LBIST的意义
4.2 LBIST原理结构
4.2.1 测试向量生成器
4.2.2 响应特征分析器
4.2.3 LBIST控制器
4.3 LBIST应用关键技术
4.3.1 生成BIST-Ready 电路
4.3.2 处理嵌入的存储器
4.3.3 测试点插入
4.3.3.1 控制点
4.3.3.2 观测点
4.3.3.3 测试点选择
4.4 设计实践
4.4.1 实验平台
4.4.2 方案实施
4.4.3 实验结果与分析
4.5 小结
第五章 应用向量划分的低功耗确定性LBIST方法
5.1 研究确定性LBIST的意义
5.2 研究现状
5.2.1 确定性LBIST技术研究现状
5.2.1.1 基于LFSR的确定性向量生成
5.2.1.2 基于计数器的确定性向量生成
5.2.1.3 基于解码电路的确定性向量生成
5.2.2 BIST领域的低功耗设计研究现状
5.3 一种应用向量划分的低功耗确定性LBIST方法
5.3.1 扫描切片重叠
5.3.2 测试向量生成和测试结构
5.3.3 向量划分
5.3.4 种子的计算
5.3.5 测试功耗降低
5.3.6 实验结果与分析
5.3 小结
第六章 结束语
6.1 主要工作
6.1.1 本文在通用CPU芯片的DFT设计中所做的工作
6.1.2 本文针对LBIST的研究工作
6.2 今后工作的设想
参考文献
致谢
作者简历
发布时间: 2006-12-26
参考文献
- [1].低电压SRAM内建自测试电路技术研究与实现[D]. 荣佑丽.南京邮电大学2018
- [2].基于SoC芯片的RAM内建自测试设计[D]. 孙守英.辽宁大学2018
- [3].板级电路内建自测试技术研究[D]. 黄炼钢.哈尔滨工业大学2010
- [4].数字电路内建自测试方法的研究[D]. 周文.哈尔滨工业大学2008
- [5].嵌入式SRAM内建自测试的测试实现[D]. 许正义.复旦大学2011
- [6].基于March C-算法的SRAM内建自测试电路设计[D]. 吴迪.北京交通大学2012
- [7].一种低功耗确定性内建自测试技术研究与实现[D]. 丁秋红.大连理工大学2016
- [8].基于March算法的SRAM内建自测试设计与验证[D]. 郭明朝.西安电子科技大学2015
- [9].复杂数字电路板的可测性研究[D]. 罗涛.江苏科技大学2011
- [10].系统芯片可测性设计技术的研究[D]. 郑秋丽.长春理工大学2009
相关论文
- [1].数字电路内建自测试方法的研究[D]. 周文.哈尔滨工业大学2008
- [2].可测试性设计技术及应用研究[D]. 谢明恩.南京航空航天大学2007
- [3].数字电路测试生成平台研究与可测性设计的应用[D]. 邓禹丹.南京航空航天大学2007
- [4].电路故障诊断可测性设计及低功耗测试研究[D]. 邱航.南京航空航天大学2007
- [5].芯片验证测试及失效分析技术研究[D]. 檀彦卓.中国科学院研究生院（计算技术研究所）2005
- [6].系统级芯片的可测性设计研究[D]. 陈业荣.吉林大学2007
- [7].基于多扫描链的集成电路内建自测试方法研究[D]. 刘军.合肥工业大学2007
- [8].基于BIST的嵌入式存储器可测性设计算法研究[D]. 姚俊.哈尔滨工程大学2007
- [9].芯片的测试向量转换技术研究与系统实现[D]. 吴明行.中国科学院研究生院（计算技术研究所）2006
- [10].高性能通用处理器的可测试性设计研究[D]. 董婕.中国科学院研究生院（计算技术研究所）2006