基于FPGA的E1误码测试技术研究

论文摘要

台式误码仪体积庞大、无法实现集成测试,论文研究了用于VXI总线集成测试系统的E1误码测试技术及其FPGA实现,具有重要的工程应用价值。论文首先论述了误码测试原理,给出基于VXI总线技术及虚拟仪器开发模式的集成测试系统误码测试方案。以国际标准和国家标准为依据,分析了各部分硬件电路原理,完成了模拟部分电路参数计算。仪器主要由电源供电、时钟产生、VXI总线接口、E1接口、FPGA控制、继电器控制等功能电路构成。根据仪器功能设计了FPGA内部逻辑框架,给出了伪随机序列产生、周期/随机性误码插入、本地图案同步、HDB3编解码、误码率测量等逻辑模块的设计原理。详细介绍E1通信协议中的单帧同步、复帧同步、CRC校验技术以及随机误码产生技术,并采用逐位检测方式设计了成帧器、解帧器和CRC校验逻辑。设计的误码测试仪,实现了所需的功能,并通过了国家相关部门的认证。现场实际使用情况表明该仪器具有较好的易用性和稳定性。

论文目录

• 摘要
• Abstract
• 第一章 绪论
• 1.1 论文研究的背景
• 1.2 误码仪的发展现状
• 1.3 论文的工作和内容
• 第二章 误码测试原理
• 2.1 误码测试中的指标
• 2.2 误码测试基本原理
• 2.3 误码仪的基本构成
• 第三章 误码仪的硬件设计
• 3.1 硬件电路总体构成
• 3.1.1 误码仪技术指标
• 3.1.2 误码仪硬件方案
• 3.2 单元模块电路设计
• 3.2.1 电源供电电路
• 3.2.2 系统时钟电路
• 3.2.3 E1 接口电路
• 3.2.4 VXI 总线接口
• 3.2.5 FPGA 控制电路
• 3.2.6 继电器控制电路
• 第四章 误码测试仪的逻辑设计
• 4.1 误码仪逻辑框架
• 4.2 HDB3 编解码
• 4.3 E1 接口成帧器
• 4.3.1 E1 通信系统帧结构
• 4.3.2 E1 成帧器的FPGA 实现
• 4.3.3 E1 成帧器的软件仿真
• 4.4 E1 接口解帧器
• 4.4.1 E1 通信系统的帧同步
• 4.4.2 E1 解帧器的FPGA 实现
• 4.4.3 E1 解帧器的软件仿真
• 4.5 测试数据产生
• 4.6 误码统计测量
• 第五章 误码仪功能测试
• 5.1 E1 接口输出波形
• 5.2 E1 接口成帧格式
• 5.3 误码插入与测量
• 5.4 测试结果分析
• 结束语
• 致谢
• 参考文献
• 作者在硕士期间参加的课题和发表的论文