安全微处理器存储控制单元的研究与设计

论文摘要

本课题的任务是为安全微处理器LX-1164设计片内的存储控制单元与高速缓冲存储器控制器。设计实现了一个片上内存管理单元与Cache控制器的设计,提出了一种64位超标量微处理器中存储管理单元和Cache控制器的设计方法。实现了MMU的主要功能,讨论了TLB关键技术以及访问保护的实现;实现了哈佛结构的Cache,解决了存储一致性的问题,并采用了低功耗设计。在存储控制单元MMU和Cache控制器的实现过程中,采用了ASIC全定制电路设计方法,使用了先进的EDA设计工具进行逻辑设计与仿真。本设计采用了SMIC公司的0.18微米工艺标准单元库,经仿真测试满足了LX-1164微处理器芯片在400MHz主频下的设计要求。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 处理器发展现状
• 1.2 选题背景
• 1.3 课题研究的主要内容
• 1.4 课题研究的意义
• 第二章存储控制单元 MMU 的设计与实现
• 2.1 MMU 的设计原理
• 2.1.1 MMU 的主要功能
• 2.1.2 VA 到 PA 的映射
• 2.1.3 存储访问保护
• 2.2 MMU 的设计要素
• 2.2.1 虚实地址映射的设计要素
• 2.2.2 存储保护设计要素
• 2.3 LX-1164 处理器中 MMU 的基本结构
• 2.4 LX-1164 处理器中 MMU 的具体设计与实现
• 2.4.1 LX-1164MMU 地址映射过程
• 2.4.2 主存储器中页表格式的设计
• 2.4.3 ITLB 和 DTLB 模块设计
• 2.4.4 替换算法 LFU 模块设计
• 2.4.5 慢表转换算法 Mometabltran 模块逻辑功能实现原理描述
• 2.4.6 存储保护单元（MPU）的设计
• 2.5 安全策略的选择与实现
• 2.5.1 保护矩阵
• 2.5.2 环保护
• 2.5.3 设计实现
• 第三章 高速缓冲存储器的设计与实现
• 3.1 Cache 的设计要素
• 3.1.1 Cache 的数目
• 3.1.2 Cache 的容量
• 3.1.3 映射功能
• 3.1.4 替换算法
• 3.1.5 写策略
• 3.1.6 保持 Cache 数据一致性所采用的协议
• 3.2 LX-1164 Cache 的基本结构
• 3.3 LX-1164 内部数据 Cache 和指令 Cache
• 3.3.1 数据 Cache
• 3.3.2 指令 Cache
• 3.4 LX-1164 内部 Cache 具体设计
• 3.4.1 CTDS 的设计
• 3.4.2 CTFS 的设计
• 3.4.3 CCMI 的设计
• 3.4.4 CACR 的设计
• 3.4.5 CLRU 的设计
• 3.4.6 CRAM 的设计
• 3.5 Cache Controller 低功耗设计技术
• 3.5.1 Cache 功耗来源
• 3.5.2 Cache 重构技术
• 3.5.3 动态调整 Cache 结构
• 3.5.4 改变Cache 行的存储方式
• 第四章 仿真测试
• 4.1 仿真环境、工具以及流程在设计中的应用
• 4.1.1 仿真的软硬件环境
• 4.1.2 仿真工具——ASIC 以及全定制的简介
• 4.1.3 仿真流程
• 4.2 存储控制单元和高速缓存控制器的仿真和优化
• 第五章总结
• 5.1 工作总结
• 5.2 工作展望
• 参考文献
• 致谢
• 在学期间发表的学术论文和参加科研情况