双通道3GSPS数据采集模块硬件设计

论文摘要

随着计算机总线技术的发展,数据采集系统可以方便灵活地将采样数据传输到PC机上,利用CPU强大的运算能力来进行分析与处理,这大大降低了采集系统对高速数据处理的难题,在数据采集产品市场,基于各种总线接口的数据采集卡产品占据越来越重的地位。而将FMC（FPGA夹层卡）标准和FPGA的多样性结合在一起,又可以将数据采集卡模块分成更加详细的FMC以及FPGA数据载卡,在开发设计时,设计人员可以市场的需求设计不同指标的FMC数据采集模块,结合特定的数据载卡组合成不同指标的该系列产品;同时,借助性能更高、功能更强的新型FPGA产品,设计人员可以在确保与现有FMC模块全面兼容的同时,重新设计载卡,将FMC应用到不同的产品系列中去。这样避免设计者的重复设计,为高指标高性能数据采集产品投入市场减少开发时间,而这种应用也越来越广泛。本课题研究设计高速数据采集模块硬件设计,正是采用FMC数据采集板和FPGA载板通过VITA-57协议板件联合这种设计方案来实现。FMC部分完成双通道3Gsa/s高速数据采集的工作,FPGA载板则利用FPGA丰富的I/O资源配置完成数据接收、触发控制、时基控制、FIFO存储模块以及译码电路,并通过PCI总线将采样数据传输到PC机进行处理和分析。在本文中,将着讨论FMC中数据采集板模块与FPGA数据载板模块的基本电路设计,同时结合信号完整性分析来进行PCB设计,最后讨论了整体数据采集模块的硬件调试与测试结果。主要的内容如下:FMC高速数据采集模块的设计。讲叙了A/D转换电路、时钟电路、控制电路以及触发电平转换电路的具体设计方法。FPGA数据载板模块设计。讨论了FPGA内部数据接收、时基控制、触发控制、FIFO存储等模块的设计,并讲述了PCI接口电路以及译码电路。结合信号完整性分析来进行PCB设计,讲叙采集模块硬件的基本调试与问题,探讨自己的心得,并就采样结果进行验证。

论文目录

• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 高速数据采集概述
• 1.2 高速数据采集卡国内外发展状况
• 1.3 本课题的研究意义以及主要工作
• 1.4 论文内容安排
• 第二章 总体设计与芯片选型
• 2.1 总体方案设计
• 2.2 开发环境
• 2.3 芯片选型
• 2.3.1 A/D 芯片
• 2.3.2 时钟芯片
• 2.3.3 控制芯片
• 2.3.4 FPGA 芯片
• 2.3.5 PCI 接口芯片
• 2.4 VITA-57 HPC 连接座
• 第三章 FMC 数据采集板模块
• 3.1 采样电路设计
• 3.1.1 时间交叉采样
• 3.1.2 模拟信号输入
• 3.1.3 采样时钟输入
• 3.1.4 供电电源
• 3.1.5 ADC 配置
• 3.2 时钟电路设计
• 3.2.1 时钟抖动的控制
• 3.2.2 内时钟配置电路
• 3.2.3 外时钟配置电路
• 3.3 FMC 控制电路设计
• 3.3.1 配置电路连接
• 3.3.2 串口通信
• 3.3.3 ICP 下载
• 3.4 触发电平转换电路设计
• 3.5 FMC 与 FPGA 接口电路设计
• 第四章 FPGA 数据载板模块
• 4.1 数据接收电路设计
• 4.2 时基控制电路设计
• 4.3 触发控制电路设计
• 4.3.1 触发类型
• 4.3.2 触发模式
• 4.3.3 触发位置
• 4.3.4 触发释抑
• 4.4 FIFO 存储设计
• 4.5 PCI 接口电路设计
• 第五章 信号完整性与PCB设计
• 5.1 信号完整性分析
• 5.1.1 单一网络的信号质量
• 5.1.2 串扰
• 5.1.3 轨道坍塌噪声
• 5.1.4 电磁干扰（EMI）
• 5.2 PCB 设计
• 第六章 硬件系统调试与测试
• 6.1 硬件调试
• 6.1.1 FMC 电源调试
• 6.1.2 时钟电路调试
• 6.1.3 ADC 电路调试
• 6.1.4 FPGA 调试
• 6.1.5 PCI 接口调试
• 6.2 调试中发现的问题
• 6.3 测试结果
• 6.3.1 波形验证
• 6.3.2 采样结果有效位数和信噪比验证
• 第七章 结论
• 致谢
• 参考文献
• 攻读硕士期间取得的研究成果
• 附录