SDIO主控制器设计

论文摘要

随着信息技术的发展，SDIO接口广泛应用于各种嵌入式微处理器中，成为便携类电子设备的重要接口之一。本论文基于国家“863”项目—“面向高性能嵌入式应用的可重构媒体处理器SoC芯片设计和实现”—的实际需求，完成了一款基于AHB总线的SDIO主控制器设计。本文在深入分析研究SDIO主控制器协议和SDIO接口通信机制的基础上，完成SDIO主控制器的模块划分和总体结构设计。根据SDIO主控制器内部命令流、数据流传输特点，将其划分为AHB系统总线接口单元、总线控制单元、同步模块、FIFO接口模块、从机卡控制单元五个部分。为提高系统性能，本设计支持SDMA、ADMA1和ADMA2三种DMA数据传输机制和中断查询机制。在低功耗应用场合，可以通过参数配置将本设计中的DMA主机模式、内部FIFO深度、FIFO传输模式和外部RAM连接方式配置成低功耗模式。本文在状态机的设计中采用有限状态机分割技术，该技术可以降低功耗、面积开销。在双向双端口异步FIFO的设计中，本文提出了两种双向双端口异步FIFO全局状态检测机制：单拍置空/满双向FIFO状态检测机制和块操作双向FIFO状态检测机制。其中单拍置空/满双向FIFO状态检测机制中的指针编码采用普通格雷码，当FIFO处于空/满状态时经过一个时钟周期将空/满状态传递到FIFO读/写控制器中；块操作双向异步FIFO检测机制与异步FIFO中的块操作传输模式相对应，具有总线使用效率高的优点。本文对SDIO主控制器进行了RTL级设计实现、验证、逻辑综合和优化。基于TSMC65LPCMOS的标准单元库工艺实现，典型工作频率为200MHz，面积61003.910599um2，功耗39.3669uW。对所做设计进行了逻辑模拟验证和FPGA仿真，验证结果表明本设计功能正确，满足项目系统性能要求。本设计已应用于实际项目中。

论文目录

• 目录
• 摘要
• ABSTRACT
• 第一章 绪论
• 1.1 课题研究背景及意义
• 1.2 SDIO 主控制器国内外研究现状
• 1.2.1 SDIO 主控制器IP 核国外研究现状
• 1.2.2 SDIO 主控制器IP 国内研究现状
• 1.3 论文的研究内容
• 1.4 论文的组织结构
• 第二章 协议分析
• 2.1 SDIO 接口协议简介
• 2.1.1 SDIO 接口通信机制
• 2.1.2 SDIO 卡硬件结构
• 2.1.3 SDIO 接口状态转换
• 2.2 AMBA 协议简介
• 2.3 本章小结
• 第三章 SDIO 主控制器设计
• 3.1 SDIO 主控制器总体介绍
• 3.2 AHB 总线接口设计
• 3.2.1 AHB 从机接口设计
• 3.2.2 AHB 主机接口设计
• 3.3 BIU 控制器设计
• 3.3.1 BIU 命令/响应控制状态机
• 3.3.2 BIU 数据控制状态机
• 3.4 DMA 控制器设计
• 3.4.1 SDMA 算法分析
• 3.4.2 ADMA1 算法分析
• 3.4.3 ADMA2 算法分析
• 3.4.4 DMA 控制器设计
• 3.5 FIFO 接口控制单元FIU 设计
• 3.6 CIU 单元命令/响应控制模块设计
• 3.7 CIU 单元数据控制器设计
• 3.8 从机控制单元SCU 设计
• 3.9 中断控制器设计
• 3.10 本章小结
• 第四章 SDISDIO 主控制器优化设计技术
• 4.1 双向双端口异步FIFO 设计
• 4.1.1 基本异步FIFO 结构
• 4.1.2 单拍置空/满双向双端口异步FIFO 结构
• 4.1.3 读写指针变换规则
• 4.1.4 实时的全局状态检测器
• 4.1.5 块操作双向FIFO 状态检测机制
• 4.1.6 异步FIFO 比较
• 4.2 状态机分割技术
• 4.3 时钟同步技术
• 4.4 本章小结
• 第五章 SDIO 主控制器验证
• 5.1 验证计划
• 5.2 模块级验证
• 5.3 系统级功能验证
• 5.3.1 系统功能验证平台
• 5.3.2 功能仿真波形输出
• 5.4 逻辑综合
• 5.5 FPGA 验证
• 5.6 本章小结
• 第六章 总结与展望
• 致谢
• 参考文献
• 作者在学期间取得的学术成果