Turbo码编译码器FPGA设计与实现

论文摘要

1993年,Turbo码的提出,以其接近Shannon极限的优异的性能在编码界引起了轰动,并成为研究的热点。随着研究的不断深入和技术的发展,目前,Turbo码已经应用到很多实际通信系统中。同时,如何实现Turbo码编译码器成为了人们研究的重点。论文以基于FPGA实现Turbo码编译码器为研究目标,首先分析了Turbo码的基本编译码原理和3GPP标准的Turbo码编码结构。然后分析了MAP译码算法,Log-MAP译码算法和Max-Log-MAP译码算法,接着仔细分析了对系统性能影响的各个参数并逐一进行选择,最后对各个选择的系统进行仿真,对仿真的结果进行比较论证,确定满足系统性能要求的各个参数。论文在系统仿真分析论证的基础之上,进行了Turbo码编码器的设计实现和硬件测试,选择Max-Log-MAP译码算法进行了Turbo码译码器的FPGA设计实现和硬件测试。最后完成整个通信系统的搭建和调试。主要针对FPGA实现的数据量化、定点数据表示方式、Max-Log-MAP算法子译码器关键运算单元的FPGA设计和译码的时序控制进行了深入研究,完成了固定译码长度的Turbo码译码器的FPGA设计实现,并利用ModelSim和MATLAB分别对译码器进行了时序功能验证和FPGA定点仿真测试。

论文目录

• 摘要
• ABSTRACT
• 第1章 绪论
• 1.1 课题的背景及研究意义
• 1.2 Turbo码的研究现状
• 1.2.1 Turbo码的算法研究
• 1.2.2 Turbo码的硬件实现现状
• 1.3 本文主要内容和结构
• 第2章 Turbo编译码算法和系统仿真论证
• 2.1 Turbo码编码原理
• 2.1.1 Turbo码的编码结构
• 2.1.2 RSC递归系统卷积码
• 2.1.3 交织器
• 2.1.4 删余矩阵
• 2.1.5 归零处理
• 2.1.6 3GPP标准的Turbo码编码器
• 2.1.6.1 3GPP标准的Turbo码编码结构
• 2.1.6.2 3GPP标准的Turbo码的归零
• 2.1.6.3 3GPP标准的Turbo码交织方案
• 2.2 Turbo码译码原理
• 2.3 Turbo码译码算法
• 2.3.1 MAP译码算法
• 2.3.1.1 前向递推
• 2.3.1.2 后向递推
• 2.3.1.3 分支转移概率
• 2.3.1.4 对数似然比
• 2.3.2 LOG-MAP译码算法
• 2.3.3 MAX-LOG-MAP算法
• 2.4 系统仿真论证中各个参数的分析
• 2.4.1 算法生成多项式的选择
• 2.4.2 归零处理
• 2.4.3 交织器的选择
• 2.4.4 帧长的选择
• 2.4.5 调制解调的选择
• 2.4.6 译码算法的选择
• 2.4.7 译码迭代次数的选择
• 2.5 系统仿真结果及其论证
• 2.6 本章小结
• 第3章 Turbo码编译码器的FPGA设计与测试
• 3.1 Turbo码的编码器的设计
• 3.1.1 Turbo码子编码器的设计
• 3.1.2 交织器的设计
• 3.1.3 删余的设计
• 3.1.4 复解的设计
• 3.1.5 控制模块的设计与实现
• 3.1.6 控制模块的设计与实现整个编码器的FPGA设计实现
• 3.2 Turbo码编码器的仿真和硬件测试
• 3.3 MAX-LOG-MAP算法译码器的FPGA设计
• 3.3.1 MAX-LOG-MAP译码器的总体优化设计
• 3.3.2 MAX-LOG-MAP译码器的译码时序安排
• 3.3.3 译码过程中的数据量化及表示方式
• 3.3.3.1 接收信道信息的量化
• 3.3.3.2 数据表示方式
• 3.3.4 MAX-LOG-MAP算法子译码器的FPGA设计
• 3.3.4.1 子译码器的并行计算方案
• 3.3.4.2 分支转移度量计算单元的设计
• 3.3.4.3 前向分支度量递归运算单元的设计
• 3.3.4.4 后向分支度量递归运算和软输出计算单元的设计
• 3.3.4.5 MAX-LOG-MAP子译码器的总体设计
• 3.3.5 MAX-LOG-MAP译码器的FPGA实现
• 3.4 Turbo码译码器的仿真与硬件测试
• 3.5 本章小结
• 第4章 Turbo码编译码测试系统的设计与实现
• 4.1 测试系统的系统设计
• 4.2 通信界面的设计
• 4.2.1 信源产生界面的设计
• 4.2.2 信息处理界面的设计
• 4.3 测试系统的实现
• 4.4 本章小结
• 结论
• 1.本文的工作总结
• 2.下一步的工作重点和未来工作的展望
• 参考文献
• 攻读硕士学位期间发表论文和取得的科研成果
• 致谢