先进分栅闪存器件集成制造的整合与优化

论文摘要

集成电路制造是一门以微电子学为基础、涉及众多领域的新兴交叉学科。如何有效地对上千道复杂工序进行整合与优化，从而保证集成电路芯片的顺利生产是一个学术价值与市场价值兼备的课题。 本论文提出“利用模型指导整合与优化”的新理念，并以此为指导，结合实际生产中碰到的问题，对先进分栅闪存器件集成制造的生产工艺改进与器件性能改善进行了系统研究。 论文首先创立了“浮栅动态擦除方程”来描述器件的动态擦除特性，并通过解方程得到了“浮栅电位”的解析表达式。由于表达式中包含的器件结构参数可以通过实际测量与合理近似得到，因此浮栅电位能够通过计算确定。由此，论文建立起一个将器件结构参数与器件性能紧密联系在一起的实用双栅器件模型，并利用该模型对器件擦除后器件特性的模拟与实测数据的比较对模型进行了验证。 在利用模型指导生产工艺改进方面，论文首先利用实用双栅器件模型分析了隧穿薄膜厚度波动对于器件性能的影响。在对ISSG退火工艺的薄膜生长特性进行充分研究的基础上，利用其可控补偿生长特性实现了隧穿薄膜退火过程中的平坦化。此外，论文还通过器件模型对“隧穿薄膜N2O退火工艺”进行了研究，并利用“N2O退火工艺加后续热处理”的方法优化了掺杂氮元素在隧穿薄膜中的浓度与分布，在改善器件耐久性能的同时保证了产品良率不受影响。 在利用模型指导器件性能改善方面，论文首先对“浮栅耗尽效应”进行了研究。在分析得到浮栅耗尽效应对于器件特性的影响之后，“浮栅末端反型掺杂”技术被用来优化器件擦除后读取状态下耗尽浮栅的电势分布。实验数据显示，这项技术可以在不影响器件编程性能的前提下实现器件擦除性能的改善。此外，论文还研究了器件尺寸缩小带来的器件性能退化问题。器件模型指出器件性能的退化主要受到耦合系数增加的影响。实验结果显示，“耦合氧化层氮掺杂”工艺可以很好地抑制器

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 非易失性半导体存储器技术的发展
• 1.1.1 从ROM到EPROM
• 1.1.2 从EPROM到EEPROM
• 1.1.3 从EEPROM到Flash Memory
• 1.2 分栅闪存器件简介
• 1.2.1 器件结构
• 1.2.2 器件原理
• 1.2.3 芯片制造
• 1.2.4 芯片测试
• 1.3 本论文的工作
• 1.3.1 工作背景分析
• 1.3.2 工作内容简介
• 第二章 分栅闪存器件的实用双栅器件模型
• 2.1 研究现状综述
• 2.1.1 源端热电子注入编程技术
• 2.1.2 F-N电子隧穿擦除技术
• 2.2 实用双栅器件模型
• 2.2.1 耦合系数与浮栅电位
• 2.2.2 浮栅动态擦除方程
• 2.2.3 计算参数的测量与确定
• 2.2.4 实用双栅器件模型的验证
• 2.3 浮栅尖端隧穿辅助结构研究
• 2.3.1 浮栅尖端隧穿辅助结构的形成
• 2.3.2 尖端辅助F-N电子隧穿
• 2.4 本章小结
• 第三章 分栅闪存器件生产工艺改进研究
• 3.1 HTO沉积薄膜平坦化
• 3.1.1 HTO薄膜沉积工艺简介
• 3.1.2 隧穿薄膜厚度波动现象分析
• 3.1.3 利用ISSG退火技术实现HTO沉积薄膜平坦化
• 2O退火工艺优化'>3.2 隧穿氧化层N₂O退火工艺优化
• 3.2.1 束缚电荷简介
• 2O快速热退火工艺简介'>3.2.2 N₂O快速热退火工艺简介
• 2O退火氮掺杂工艺改进'>3.2.3 N₂O退火氮掺杂工艺改进
• 3.3 本章小结
• 第四章 分栅闪存器件尺寸缩小与性能改进研究
• 4.1 浮栅耗尽效应研究
• 4.1.1 浮栅简并掺杂讨论
• 4.1.2 浮栅末端反型掺杂技术
• 4.2 分栅闪存器件尺寸缩小研究
• 4.2.1 器件尺寸缩小效应
• 4.2.2 耦合氧化层氮掺杂工艺
• 4.3 本章小结
• 第五章 综述
• 参考文献
• 附录1 Quantox氧化薄膜电学参数即时测量技术
• 攻读博士学位期间发表的学术论文目录
• 致谢
• 个人简历
• 学位论文独创性声明
• 学位论文使用授权声明