基于CCSDSAOS和FPGA的高速可配置复接器设计

论文摘要

本文在研究AOS网络及数据链路规范的基础上,根据航天工程中地面测试的实际需要,提出了高速可配置复接器的设计思想。采用AOS中的虚拟信道协议数据单元、异步复用、差错控制、伪随机化等技术规范,完成基于FPGA高速可配置复接器的设计方案。在对整个设计方案进行仿真验证并确认其性能达到设计指标后,设计了高速可配置复接器硬件电路,并搭建了由信源、信宿、指令源组成的测试验证平台,对高速可配置复接器的功能、性能进行测试。实验结果显示,在144Mbps的速率下,高速可配置复接器能够正确复接六路数据并形成符合CADU格式的数据流,并且在配置指令的控制下正确改变复接器的参数和状态,所得结果与设计目标完全一致。

论文目录

• 摘要
• Abstract
• 第1章 引言
• 1.1 课题的目的和意义
• 1.2 CCSDS AOS 在国内外的研究和应用概况
• 1.2.1 国外研究状况
• 1.2.2 国内研究状况
• 1.3 课题的难点和关键技术
• 1.4 本文的章节安排
• 第2章 高速可配置复接器的理论基础
• 2.1 CCSDS AOS 建议
• 2.1.1 CCSDS 简介
• 2.1.2 CCSDS AOS 概述
• 2.1.3 CCSDS 主网及其业务
• 2.1.4 空间链路子网SLS
• 2.1.5 位流业务
• 2.1.6 虚拟信道及其复用方式
• 2.1.7 虚拟信道协议数据单元
• 2.1.8 信道接入数据单元
• 2.1.9 SLS 的业务等级
• 2.1.10 伪随机化
• 2.2 高速可配置复接器的技术指标和配置选项
• 2.2.1 业务类型
• 2.2.2 输出速率
• 2.2.3 业务等级和差错控制
• 2.2.4 CADU 的格式和长度
• 2.2.5 VCDU 主导头信息
• 2.2.6 加扰设置
• 2.3 本章小结
• 第3章 高速可配置复接器的FPGA 设计
• 3.1 高速可配置复接器总体设计
• 3.1.1 高速可配置复接器功能描述
• 3.1.2 配置指令的格式
• 3.1.3 虚拟信道复用方式和调度规则
• 3.1.4 虚拟信道数据缓存设置
• 3.1.5 并行m 序列产生算法
• 3.2 设计环境和工具简介
• 3.2.1 FPGA 及其设计流程
• 3.2.2 VHDL 简介
• 3.2.3 开发环境和仿真环境
• 3.3 复接器系统的具体设计
• 3.3.1 时钟产生器
• 3.3.2 协调控制器
• 3.3.3 链路控制器
• 3.3.4 填充VCDU 模块
• 3.3.5 合路调度器
• 3.3.6 交织编码器
• 3.3.7 并行扰码器
• 3.3.8 并串转换模块
• 3.4 配置系统的具体设计方案
• 3.4.1 异步串行通信协议
• 3.4.2 指令接收模块的状态机设计
• 3.4.3 指令分解模块
• 3.5 仿真结果
• 3.6 本章小结
• 第4章 高速可配置复接器的硬件电路设计与调试
• 4.1 设计工具与设计流程
• 4.1.1 PADS2005 简介
• 4.1.2 原理图设计流程
• 4.1.3 PCB 设计流程
• 4.2 高速可配置复接器的硬件实现方案
• 4.2.1 FPGA 电路
• 4.2.2 供电电路
• 4.2.3 接口模块
• 4.2.4 设计结果
• 4.2.5 PCB 设计中的关键问题及处理方法
• 4.3 系统调试
• 4.3.1 电路调试与问题解决
• 4.3.2 功能验证系统
• 4.3.3 验证系统环境设定
• 4.3.4 验证结果
• 4.3.5 调试中遇到的问题及解决办法
• 4.4 本章小结
• 第5章 总结
• 参考文献
• 硕士期间发表论文目录
• 致谢