速度滑冰蹬冰力实时无线检测方法的研究

论文摘要

本文首先详细阐述了速度滑冰蹬冰力实时无线检测系统的设计,包括数据采集模块、无线收发模块等,试验表明该系统性能良好。为了解决数据无线传输过程中的抗干扰问题,本文采用信道编码中的viterbi 编译码算法来提高抗干扰能力。首先阐述了最大似然译码和Viterbi 译码算法的原理,然后在FPGA 上设计实现了Viterbi 译码器,该文的设计采用从下至上（Bottom up）的设计方式,将整个系统分为分支度量计算、路径度量存储和更新、双蝶形ACS、幸存路径的更新和贮存五大子模块。在Viterbi 译码算法的基础上,对其进行改进:实行软判决的算法,将接收到的数据进行8 位信道量化;以双蝶形结构代替传统的单蝶形结构,将加-比-选（ACS）单元的吞吐量提高了一倍,加快了Viterbi 译码器的处理速度。为了解决了数据接收同译码速率不匹配得问题,使用FPGA 设计了异步FIFO 作为缓冲器,取得满意效果。Viterbi 译码器的硬件实现采用了先进的现场可编程门阵列（FPGA）,本文对电子设计自动化（EDA）和集成电路设计以及开发工具MAX+PLUS Ⅱ进行详尽的介绍,然后使用Altera 公司的APEX 系列器件ACEX1k50 设计了高频电路板,采用EPC2 和JTAG 两种配置方式。最后对仿真结果进行分析,证明该Viterbi 译码器具有较好的性能,具有一定的实用价值。

论文目录

• 第一章 绪论
• 1.1 引言
• 1.2 研究课题的来源及研究难点和研究内容
• 1.2.1 课题的来源
• 1.2.2 课题研究的要求
• 1.2.3 课题研究的难点分析
• 1.2.4 课题研究的内容
• 1.3 无线数据传输检测系统发展及应用
• 1.4 信道编码的发展及当前研究的热点
• 第二章 速度滑冰实时无线检测系统的总体设计
• 2.1 检测系统的总体方案设计
• 2.2 数据采集模块的设计
• 2.3 系统软件部分设计
• 第三章 信道编码理论研究
• 3.1 数字通信系统的通信模型
• 3.2 差错控制编译码概述
• 3.3 卷积码的编译原理
• 3.4 卷积码的译码算法的比较分析
• 3.5 viterbi 译码算法
• 第四章 viterbi 译码器设计方案
• 4.1 viterbi 译码器的总体结构
• 4.2 BMG 模块设计
• 4.3 ACS 模块设计
• 4.3.1 ACS 模块当前改进算法研究讨论以及本文方案的确定
• 4.3.2 ACS 双蝶型运算的原理
• 4.3.3 ACS 双蝶型结构的实现
• 4.3.4 ACS 单元并行度的选择
• 4.4 MMU 模块的设计
• 4.4.1 路径度量存储的研究及本方案的确定
• 4.4.2 路径度量存储模块的设计
• 4.5 SMU 模块的设计
• 4.5.1 幸存路径存储管理方法及本文方案确定
• 4.5.2 寄存器交换法的原理与实现
• 4.5.3 译码深度的选择
• 第五章 FPGA 高频电路板设计
• 5.1 硬件实现方案的选择
• 5.2 FPGA 简介
• 5.3 HDL 语言简介
• 5.4 FPGA 电路板的设计
• 5.4.1 FPGA 的配置方案
• 5.4.2 电源模块的设计
• 第六章 viterbi 译码器的FPGA 实现以及性能分析
• 6.1 编解码方案的选择
• 6.2 （2,1,7）卷级码的编码器
• 6.2.1 编码器结构设计
• 6.2.2 编码器模块的实现
• 6.3 译码芯片总体方案设计
• 6.3.1 译码芯片的组成与总体说明
• 6.3.2 异步FIFO 模块的设计与实现
• 6.3.3 译码电路整体设计
• 6.4 译码器各模块的设计实现及验证结果
• 6.5 viterbi 译码器的性能仿真和评价
• 6.5.1 BCS 信道中性能分析
• 6.5.2 AWGN 信道中性能分析
• 第七章 结论
• 参考文献
• 摘要
• ABSTRACT
• 致谢