（陕西长岭电子科技有限责任公司陕西宝鸡721000）
摘要：AD9752是一款高性能、低功耗、CMOS数/模转换器，可广泛应用于宽带通信发信机信道、数字无线链路、直接数字合成等。本文介绍了AD9752的工作原理和特点，并重点介绍了AD9752的设计和典型应用。
0引言
AD9752是美国AnalogDevices公司研制的TxDAC系列高性能、低功耗、CMOS数/模转换器，可广泛应用于宽带通信发信机信道（基站、无线本地环路）、数字无线链路、直接数字合成、仪器仪表等应用。AD9752具有TxDAC系列器件共同的接口选择、小外形封装和管脚排列，同时还提供卓越的直流和交流特性，支持的速率高达125Msps。
AD9752采用先进的CMOS工艺制造。将分段式电流源结构与优先开关技术相结合，可减少杂散分量和提高动态范围。AD9752是电流输出型DAC，额定的满量程输出电流是20mA，输出阻抗大于100千欧。芯片提供了差分电流输出以支持单端或差分应用。两个电流输出的良好匹配保证了差分输出应用中具有良好的动态性能。芯片内设计有电压基准和控制放大器，以便获得最大的准确性和灵活性。
AD9752采用28脚的SOIC和TSSOP封装，支持在工业级温度范围内工作。
1AD9752工作原理
AD9752的功能框图如图1所示。
图1AD9752功能框图
AD9752由大的PMOS电流源阵列组成，该阵列可提供20mA的电流。阵列被分为31个电流源，有5个最高位，4个由15个相同的电流源组成的中间位，其值是最高位电流源的1/16，剩余的低位是中间位电流源的二进制加权。剩余电流可实现中间位和低位的变换，以此来增强低幅度信号的动态范围，并有助于保持DAC的高输出阻抗特性。
所有的电流源都切换到2个输出源中的某一个（IOUTA或IOUTB）中。这些开关采用了新结构，大大降低了失真性能。这种新开关结构降低了定时误差，为差分电流开关提供了匹配良好的互补驱动信号。
AD9752的模拟单元和数字单元具有独立的电源输入（即AVDD和DVDD）。数字单元支持的电压范围为2.7V~5.5V，包括边沿触发锁存器和分段译码逻辑电路；模拟单元支持的电压范围为4.5V~5.5V，包括PMOS电流源、相关联的差分开关、1.2V的带隙电压基准和基准控制放大器。
芯片内设计有电压参考和控制放大器。满刻度输出电流由参考控制放大器来调节，并通过外部电阻RSET在2~20mA的范围内设定电流。外部电阻与参考控制放大器和电压参考相结合可以设定电流参考IREF，该电流以合适的标度因子映射分段电流。满量程输出电流IOUTFS是IREF的32倍。
AD9752提供互补的电流输出IOUTA和IOUTB。当所有数据输入比特位为1时，IOUTA输出接近满量程，互补输出IOUTB不提供任何电流。在IOUTA和IOUTB端出现的电流是输入码字和IOUTFS的函数，计算公式为：
IOUTA=（DAC码字/212）×IOUTFS
IOUTB=（212－1－DAC码字）/212×IOUTFS
如上所述，IOUTFS是基准电流IREF的函数，而IREF由基准电压VREF和外部电阻RSET设定。可表示为：IOUTFS=32×IREF，IREF=VREF/RSET。
用RLOAD表示电流输出的等效负载电阻，则输出电压为：
VOUTA=IOUTA×RLOAD，VOUTB=IOUTB×RLOAD
其中VOUTA和VOUTB不能超过规定的电压输出范围，以保证失真和线性度性能。AD9752支持差分输出或单端输出，可根据实际应用选择合适的输出方式。
2AD9752电路设计
在本设计中，采用FPGA为AD9752提供40MHz的采样时钟，同时在40MHz时钟下模拟产生12比特位的递增数作为AD9752的数据输入，设计电路图如下图所示。
图2AD9752设计电路图
模拟电源AVDD引脚接+5VA电源，数字电源DVDD引脚接+5VD数字电源，且在DAC芯片靠近AVDD管脚和DVDD管脚处均加上10uF和0.1uF的电容进行滤波和去耦，以提高电源的质量。本次设计使用内部参考电源，因此REFLO管脚接地，REFIO管脚串接0.1uF电容后接地。ICOMP管脚作为开关驱动电路的内部偏置节点，接0.1uF电容后接到ACOM引脚再接地。CLOCK管脚连接来自FPGA输出的40MHz时钟信号，12比特的输入输入同样来自FPGA内部计数器产生的12比特递增数，由于AD9752的时钟是在上升沿锁存数据，因而DA数据的输入要考虑到在同时钟源下会与下降沿锁存数据的器件存在一个脉冲的时延，因此可以在FPGA时钟输出端加一个非门进行时钟的翻转。
电流满量程调节端FSADJ引脚接3.9K欧姆电阻到地，因为VREF为1.20V，因此可以计算出IREF=VREF/RSET=1.20V/3.9K=0.31mA，因此满量程输出电流IOUTFS=32×IREF=0.31mA×32≈10mA。
本次设计中采用单端输出的方式，因此IOUTA端输出引脚接100欧姆负载电阻到地，使满量程输出电压为10mA×100欧姆=1V，IOUTB输出端接地。
输出端建立电压后采用运放AD8051搭建同相放大器，根据运算放大器原理，设计放大倍数为2倍，因此满量程DA输出信号幅度为2V。
3软件设计
软件设计主要是通过对FPGA芯片进行编程，在40MHz时钟上升沿产生12比特计数器，然后将时钟和数据送到AD9752，VHDL代码如下：
libraryIEEE;
useIEEE.STD_LOGIC_1164.ALL;
useIEEE.STD_LOGIC_ARITH.ALL;
useIEEE.STD_LOGIC_UNSIGNED.ALL;
entityad9752_fpgais
Port(
FP_40M:instd_logic;
da_data_out:outstd_logic_vector(11downto0);
DA_CLK:outstd_logic
);
endad9752_fpga;
architectureBehavioralofad9752_fpgais
signalclk_da:std_logic;
signalda_data:std_logic_vector(11downto0):=(others=>'0');
begin
CLK_PLL_inst:CLK_PLL
PORTMAP(
areset=>'0',
inclk0=>FP_40M,
c0=>clk_da,
locked=>open
);
process(clk_da)
begin
ifrising_edge(clk_da)then
da_data<=da_data+1;
endif;
endprocess;
DA_CLK<=NOTclk_da;
da_data_out<=da_data;
endBehavioral;
4输出结果
本设计中AD9752输出波形为幅度为0~2V的三角波，如下图3所示。
图3AD9752输出波形
5结束语
本文介绍的DA芯片AD9752适应于直接数字合成(DDS)、仪器仪表以及宽带通信等应用场合。根据需要可以选取差分输出或单端输出，也可以选用外部参考电源或内部参考电源，而且满量程输出电流可调。实际应用证明，配合适当的信号调理电路及其他外围电路,该芯片可以输出高质量的波形信号。
参考文献：
[1]崔联飞,欧阳.125MSPS高性能通信DAC芯片AD9752[J].国外电子元器件,2001,(9):61-63.
[2]郑开青.高速DACAD9712B/AD9713B的原理和应用[J].国外电子元器件,2004,(11):34-36.