超高频RFID读写器基带信号处理SoC系统设计

论文摘要

随着集成电路设计水平的提高和微电子工艺技术的发展,单个芯片上集成的电路越来越复杂,集成电路（IC, integrated circuit）朝着SoC （System-on-Chip,片上系统）发展的趋势也越来越明显。系统芯片集成技术可以有效地降低芯片系统的功耗、减小芯片的体积、增加系统的功能、提高芯片设计的速度。因此,基于IP（Intellectual Property,知识产权）核的SoC设计方法已经成为当前电路设计的主要设计方法之一。超高频RFID读写器以读写距离比较远、传输速度高和工作稳定等优点一经推出便迅速占领了无线设备尤其是手持设备领域的主导地位。伴随着超高频（UHF）读写器的大范围运用和不断改进创新,把读写器的部分功能尤其是易于实现的数字基带信号处理部分集成到单个SoC系统中将成为一种潮流。因此,本课题的选取具有较大的现实意义。本课题设计了一种带有读写器数字基带信号协议处理单元的片上系统,采用了OpenCores组织维护和提供的开源IP核,包括OR1200 IP核,UART 16550 IP核,GPIO IP核和Wishbone Conmax总线IP核。此外,超高频RFID读写器的协议处理单元IP核由课题组开发,片上RAM IP核,PLLIP核由Altera公司IP核生成工具MegaWizard生成。为了与OpenCores组织提供的开源IP核兼容,本课题所设计的IP核都配置了Conmax标准接口,并通过自顶而下的层次化设计方法,在完成各个IP核的设计与功能仿真后,使各IP核互联形成一个完整的读写器SoC系统。最后,搭建软硬件开发环境完成了对整个读写器SoC系统的验证。本论文对软硬件验证平台、IP模块功能仿真验证、读写器SoC整体系统验证和FPGA验证的实现进行了详细的设计,并给出了模块综合图和仿真波形。

论文目录

摘要

ABSTRACT

第一章绪论

1.1 本课题的选题背景

1.2 本课题的研究内容

1.2.1 软、硬件设计与验证

1.2.2 IP核的仿真与复用

1.3 本课题的研究意义

1.4 本文的结构安排

第二章读写器SoC系统设计技术

2.1 FPGA技术概述

2.1.1 FPGA技术简介

2.1.2 FPGA设计方法与流程

2.2 EDA开发工具

2.3 读写器SoC硬件验证平台

2.4 读写器SoC软件验证平台

2.4.1 GNU交叉编译环境的组成与建立

2.4.1.1 GNU工具链

2.4.1.2 链接文件设计

2.5 本章小结

第三章读写器SoC系统模块单元设计

3.1 读写器SoC系统结构

3.2 OR1200处理器模块

3.2.1 OR1200核接口

3.2.2 OR1200核的设计与实现

3.3 UART控制器模块

3.3.1 UART控制器介绍

3.3.2 UART控制器设计与仿真

3.3.2.1 波特率发生器设计

3.3.2.2 发送器设计

3.3.2.3 接收器设计

3.3.2.4 UART控制器的综合与仿真

3.4 GPIO控制器模块

3.4.1 GPIO控制器介绍

3.4.2 GPIO引脚定义及综合仿真

3.5 读写器协议处理单元模块

3.5.1 协议处理单元模块设计原理

3.5.2 协议处理单元模块设计与实现

3.5.2.1 PIE编码模块的设计与综合

3.5.2.2 FMO解码模块的设计与综合

3.5.2.3 CRC校验模块的设计与综合

3.5.3 读写器协议处理单元仿真结果

3.6 PLL与RAM模块

3.6.1 PLL模块的设计与综合

3.6.2 RAM模块的设计与综合

3.7 本章小结

第四章读写器SoC系统模块互联与仿真

4.1 读写器SoC系统模块互联策略

4.1.1 Wishbone支持的互联类型

4.1.2 Wishbone主设备接口

4.1.3 Wishbone从设备接口

4.1.4 仲裁器的原理与实现

4.1.4.1 仲裁算法分析

4.1.4.2 仲裁器的设计

4.2 读写器SoC系统模块仿真策略与实现

4.2.1 读写器SoC应用程序设计流程

4.2.2 读写器SoC系统功能仿真验证

4.3 本章小结

第五章读写器片上系统的FPGA验证

5.1 读写器SoC系统设计综合流程

5.2 FPGA应用配置

5.2.1 FPGA引脚分配

5.2.2 FPGA编程下载与验证结果

5.3 本章小结

第六章总结与展望

6.1 论文工作总结

6.2 今后工作展望

参考文献

致谢

攻读硕士期间科研成果及参与项目

学位论文评阅及答辩情况表

超高频RFID读写器基带信号处理SoC系统设计

论文摘要

论文目录

相关论文文献

猜你喜欢