MDAPSK调制解调技术研究及FPGA实现

论文摘要

在频带资源有限的情况下,为了提高信息有效传输速率,通信系统必须尽量采用高阶调制方式。本文就主要研究高阶差分幅度相移键控(MDAPSK)调制解调的算法和实现,与目前主要采用的QAM调制相比,其差分解调方式降低了接收端的复杂度,而且不需要加入训练符号序列,但这是以损失一定的信噪比为代价的。本文介绍了MDAPSK调制解调的基本原理,并对算法进行了推导,据此设计了调制解调系统基本架构。针对M=16、32和64的MDAPSK分别具体说明了调制解调实现过程,运用Matlab进行了仿真,分析了频带利用率、及加性高斯白噪声(AWGN)信道下的误比特率(BER),针对算术平均数、几何平均数两种阈值,应用简化算法和传统算法进行了误码性能的对比分析。通过对该调制解调算法的充分理解和研究,本文选取16DAPSK进行FPGA电路设计实现及验证。首先,本文完成了电路设计方案,采用自顶向下的方法对每一个子模块分开进行设计,在对其逻辑电路进行了深入分析后,编写了RTL代码,通过了功能仿真和时序仿真。其次,论文还重点介绍说明了成形滤波和位同步两个模块的设计原理与实现。然后,将各个模块组合后进行联调,确保系统能稳定工作。最后,设计了基于FPGA的硬件平台,完成了电路安装与调试。本论文还编制了验证测试程序与方法,下载运行编制的程序到FPGA芯片,通过波形测试和分析,验证了本16DAPSK调制解调系统能正确工作,到达了预期速率为1Mbps、载频为2MHz的数字信号进行传输的目标。

论文目录

• 摘要
• Abstract
• 第一章 引言
• 1.1 MDAPSK 调制技术研究目的和意义
• 1.2 MDAPSK 调制技术研究现状
• 1.3 本课题要完成的任务与方案选择
• 1.4 主要研究工作和论文组织
• 第二章 MDAPSK 调制解调原理
• 2.1 MDAPSK 调制原理
• 2.1.1 MDAPSK 调制原理简述
• 2.1.2 16DAPSK 调制原理及仿真
• 2.1.3 32DAPSK 调制原理及仿真
• 2.1.4 64DAPSK 调制原理及仿真
• 2.2 MDAPSK 解调原理
• 2.2.1 MDAPSK 解调原理简述
• 2.2.2 MDAPSK 解调简化算法
• 2.2.3 16DAPSK 解调原理及仿真
• 2.2.4 32DAPSK 解调原理及仿真
• 2.2.5 64DAPSK 解调原理及仿真
• 2.3 本章小结
• 第三章 16DAPSK 的FPGA 实现
• 3.1 16DAPSK 实现简介
• 3.2 调制端模块设计
• 3.2.1 数据产生模块
• 3.2.2 串并转换及差分编码映射模块
• 3.2.3 成形滤波模块
• 3.2.4 正交载波调制模块
• 3.3 解调端模块设计
• 3.3.1 载波消除模块
• 3.3.2 低通滤波模块
• 3.3.3 位同步模块
• 3.3.4 差分解码及并串转换模块
• 3.4 本章小结
• 第四章 硬件电路设计与调试
• 4.1 硬件验证方案设计
• 4.2 硬件平台整体设计
• 4.3 FPGA 选型及配置电路设计
• 4.4 D/A 转换电路设计
• 4.5 A/D 转换电路设计
• 4.6 电源系统设计
• 4.7 系统调试
• 4.7.1 软件调试
• 4.7.2 硬件调试
• 4.8 本章小结
• 第五章 结束语
• 5.1 全文总结
• 5.2 下一步工作展望
• 致谢
• 参考文献
• 作者攻硕期间所取得的成果
• 附录1 硬件PCB 板连接实物图